[实用新型]屏蔽栅沟槽器件

说明书

本实用新型属于半导体技术领域，具体涉及一种屏蔽栅沟槽器件。一种屏蔽栅沟槽器件，具有一外延层，屏蔽栅沟槽器件包括：至少一引出端沟槽，位于外延层上；至少一栅极引出端，位于引出端沟槽内；栅极硅侧壁介质层，位于栅极引出端与引出端沟槽内壁之间，栅极硅侧壁介质层为增厚栅极硅侧壁介质层。本实用新型通过在栅极硅引出端区域，即栅极硅侧壁的栅极硅侧壁介质层为增厚栅极硅侧壁介质层的方式，增强引出端耐压能力，从而解决了压力测试之后BVDSS walk in的问题。

技术领域

本实用新型属于半导体技术领域，具体涉及一种屏蔽栅沟槽器件。

背景技术

通常屏蔽栅极沟槽器件(SGT)的栅极硅(Gate Poly)引出端都在有源区的外围边缘区域，引出端结构为沟槽临界开口宽度(CD)比有源区内略大的沟槽(Trench)结构，通过连接孔引出(CT)与Gate Poly相连实现引出的目的。

Gate Poly引出端位于有源区外围在工作时需要承担更大的耐压。另一方面SGT产品(上下结构)在生长栅极硅侧壁介质层10(Gate Oxide，简称GOX)时由于横向氧化物介质层9的存在，如图1中所示，Trench内和横向氧化物介质层9接触位置的转角处栅极硅侧壁介质层10厚度最薄，成为整个Trench结构的薄弱点a。器件在经过多次压力测试(stresstest)之后引出端薄弱点a位置介质层因受到损伤，如图2中所示，最终看到BVDSS walk in现象，对器件可靠性造成影响。

实用新型内容

本实用新型针对现有的屏蔽栅沟槽器件在经过多次压力测试之后引出端薄弱点位置氧化膜层因受到损伤，使得器件引出端的耐压能力差的技术问题，目的在于提供一种屏蔽栅沟槽器件。

一种屏蔽栅沟槽器件，具有一外延层，所述屏蔽栅沟槽器件包括：

至少一引出端沟槽，位于所述外延层上；

至少一栅极引出端，位于所述引出端沟槽内；

栅极硅侧壁介质层，位于所述栅极引出端与所述引出端沟槽内壁之间，其特征在于，所述栅极硅侧壁介质层为增厚栅极硅侧壁介质层。

所述屏蔽栅沟槽器件具有一源极硅侧壁介质层；所述源极硅侧壁介质层的厚度：所述增厚栅极硅侧壁介质层的最短厚度为1：0.5～1.5。

所述增厚栅极硅侧壁介质层具有一转角介质层，所述转角介质层与所述源极硅侧壁介质层连接；

其中，所述源极硅侧壁介质层的厚度：所述转角介质层的最短厚度为1：0.5～1.5。

所述源极硅侧壁介质层的厚度：所述转角介质层的最短厚度为1：0.6～1.0。

所述源极硅侧壁介质层的厚度：所述转角介质层的最短厚度为1：0.75。

所述栅极硅侧壁介质层具有第一氧化物介质层和第二氧化物介质层；所述转角介质层也具有第一氧化物介质层和第二氧化物介质层。

所述屏蔽栅沟槽器件还包括：

一体区，位于所述外延层上方，所述引出端沟槽贯穿所述体区并伸入所述外延层；

栅极硅，位于所述引出端沟槽内上部，作为所述栅极引出端，位于所述体区内；

源极硅，位于所述引出端沟槽内下部位于所述外延层内；

横向氧化物介质层，两端分别与所述转角介质层连接，位于所述栅极硅和所述源极硅之间，将所述栅极硅和所述源极硅隔离。

所述横向氧化物介质层从所述外延层延伸至所述体区。

所述外延层为第一掺杂类型，所述体区为第二掺杂类型，所述第二掺杂类型与所述第一掺杂类型相反。

所述体区采用P+掺杂类型的P+型掺杂层。