[实用新型]一种低成本小型化全空域全频段信号截获装置

说明书

本实用新型涉及无线对抗技术领域，具体公开了一种低成本小型化全空域全频段信号截获装置，包括顺序连接的天线阵、连接器、FPGA，以及顺序连接在所述连接器与所述FPGA之间的功分器，以及连接在所述连接器与所述FPGA之间的测向检波器。本实用新型设有天线阵、连接器、FPGA、功分器、测向检波器等，电路主体部分(连接器、FPGA、功分器、测向检波器)因结构小可集成在一张3U规格的板卡上，实现了小型化、低成本化，其中接收器、功分器、FPGA组成的测频线路可实现全频段测频，接收器、测向检波器和FPGA组成的测向线路可实现全空域测向，整体实现了对RF信号的全空域全频段信号截获。

技术领域

本实用新型涉及无线对抗技术领域，尤其涉及一种低成本小型化全空域全频段信号截获装置。

背景技术

如图1所示，现有全空域全频段信号检测装置需要下变频模块、数字接收模块、单比特模块、计算机模块4个3U规格的模块实现全空域、全频段信号的检测。射频输入信号经过前端放大滤波分路后，1路进入到单比特模块中完成1GHz～18GHz宽带瞬时覆盖，另外4路进入下变频模块，下变频模块按照瞬时带宽1GHz分为4段全部下变到1.3G～2.3GHz中频，然后进入到数字接收模块完成脉冲监测、参数提取、干涉仪测向以及辐射源定位，从而实现瞬时带宽1GHz的干涉仪测向。频率源组件接受计算机模块的控制，实现工作频段的切换，最终结果全部传输到预处理和分选模块，得到结果在计算机模块上面显示。

如图2所示，数字接收机模块采用VPX架构，射频采用后出线方式；备份的光纤接口，采用后出线方式。该模块上有4路的ADC，后接2片FPGA，用于1GHz～18GHz频率范围内4个1GHz带宽的数字接收处理。在硬件电路设计时要对多路ADC之间的采样时钟、ADC和FPGA之间的走线做等长设计，并需调整JESD204B接收的同步，保证多路ADC采样的相位一致性。模块中的多组存储器用于存放原始数据和PDW数据。其中FPGA1上挂两组DDR3存储器，用于存放原始数据。FPGA2上的QDR-II用于存放PDW参数。光收发器模块为备份选件，当需要长时间连续存储原始数据时，利用光纤传输原始数据，到外部的大容量数据记录仪中进行长时间存储。

数字接收机模块接收4路1.3G～2.3GHz中频信号，分别完成采集量化送入到FPGA中进行数字信号处理，形成PDW参数，缓存PDW参数和其中1路原始数据，并上报给计算机模块进行后续处理。可以在上位机手动选择缓存哪一路原始数据。FPGA为信号处理的核心，选取一片主处理FPGA1完成4路中频信号的处理，FPGA2做为协处理器以及对外的接口控制。信号处理完成后，将PDW参数和原始数据打包上报。模块中的DDR3选用4Gbit容量(256M*16bit)，每组2片，A组和B组一起构成256M*32bit的乒乓存储器，用于存放1路最高2.5Gsps采样率12bit的原始数据。对于2.5Gsps采样率原始数据连续存储时间可达220ms以上。QDR-II为144-Mbit的QDR-II+SRAM，可以长时间存储PDW参数，且便于FPGA和计算机双向访问。

如图3所示，单比特测频采用单比特接收体制实现，射频信号进入到模块后，通过滤波变频放大后进入到高速单比特量化直接采样，量化后进行实时流水处理，得到频率码和保宽输出到幅度测量模块。输入一路1GHz～18GHz信号，按照1GHz～6GHz、6G～18GHz分为两段，其中1GHz～6GHz直接放大滤波后送往单比特ADC进行量化，另外一路6GHz～18GHz变频到0.5GHz～6.5GHz中频后送往单比特ADC量化。两路单比特ADC处理后得到结果融合后输出频率码和保宽信号。

现有全空域全频段信号检测装置虽能实现全空域全频段信号检测，但采用了4个3U模块，涉及诸多电路，成本高、体积大。

实用新型内容

本实用新型提供一种低成本小型化全空域全频段信号截获装置，解决的技术问题问题在于：如何更小体积、更少成本地实现全空域全频段信号截获。