[实用新型]一种延时器模块

权利要求书

1.一种延时器模块，包括电压转换电路(1)、第一功率放大器电路(2)、延时单元第一级电路(3)、延时单元第二级电路(4)、均衡器电路(5)、可调衰减器电路(6)、延时单元第三级电路(7)、延时单元第四级电路(8)、第二功率放大器电路(9)和控制电路(10)，其特征在于：所述电压转换电路(1)由芯片U3组成，芯片U3的3脚连接电容C5后，接5V输入电压，芯片U3的2脚连接电容C6后，输出3.3V电压，所述第一功率放大器电路(2)由芯片U13组成，芯片U13的1脚连接电容C25后，接射频输入信号RFin，芯片U13的3脚连接电容C26与电感L3，同时电感L3连接并联电容C7、电容C10后，接5V输入电压；

所述延时单元第一级电路(3)由芯片U5和芯片U9组成，芯片U5的2脚连接芯片U9的11脚，芯片U5的11脚连接芯片U9的2脚，芯片U5与芯片U9的16脚连接并联电容C12、电容C18后，接3.3V电压，芯片U5的7脚连接电容C26，芯片U9的7脚连接电容C22；

所述延时单元第二级电路(4)由芯片U6和芯片U10组成，芯片U6的2脚连接芯片U10的11脚，芯片U6的11脚连接芯片U10的2脚，芯片U6与芯片U10的16脚连接并联电容C13、电容C19后，接3.3V电压，芯片U6的7脚连接电容C22，芯片U10的7脚连接电容C23；

所述均衡器电路(5)由电感L1、电感L2、电感L5、电感L6、电感L7、电感L8、电感L9、电阻R3、电阻R4、电阻R5、电容C17、电容C32和电容C33组成，电阻R3与电阻R4串联，同时电阻R3连接电感L5与电感L6，电阻R4连接电感L7与电感L8，电阻R5与电容C32串联，同时电阻R5连接电阻R3与电阻R4串联的电路接口，电容C32连接电容C33与电感L9串联的电路接口，电容C17与电感L2串联，同时电容C7连接电阻R3的电路接口，电感L2连接电阻R4的电路接口，电感L1与容C17、电感L2并联；

所述可调衰减器电路(6)由芯片U4组成，芯片U4的4脚连接电容C27，电容C27连接电感L7与电感L8，芯片U4的2脚连接电容C9与电容C14后，接5V电压，芯片U4的15脚连接电容C28；

所述延时单元第三级电路(7)由芯片U7和芯片U11组成，芯片U7的2脚连接芯片U11的11脚，芯片U2的11脚连接芯片U11的2脚，芯片U2与芯片U11的16脚连接并联电容C15、电容C20后，接3.3V电压，芯片U2的7脚连接电容C28，芯片U11的7脚连接电容C29；

所述延时单元第四级电路(8)由芯片U8和芯片U12组成，芯片U8的2脚连接芯片U12的11脚，芯片U8的11脚连接芯片U12的2脚，芯片U8与芯片U12的16脚连接并联电容C16、电容C21后，接3.3V电压，芯片U8的7脚连接电容C29，芯片U12的7脚连接电容C24；

所述第二功率放大器电路(9)由芯片U14组成，芯片U14的1脚连接电容C24，芯片U14的3脚连接电容C30与电感L4后，输出射频信号RFout，同时电感L4连接并联电容C8、电容C11后，接5V输入电压；

所述控制电路(10)由芯片U1和芯片U2组成，芯片U1与芯片U2的16脚分别连接并联电容C1、电容C2与并联电容C3、电容C4后，接3.3V电压，芯片U1与芯片U2的11脚、12脚、13脚分别连接对外接口RFout1、RFout2、RFout3。

2.根据权利要求1所述的一种延时器模块，其特征在于：所述芯片U5与芯片U9的14脚分别连接芯片U1的1脚、15脚，芯片U6与芯片U10的14脚分别连接芯片U1的2脚、3脚。

3.根据权利要求1所述的一种延时器模块，其特征在于：所述芯片U4的19脚、20脚、21脚、22脚、23脚、24脚分别连接芯片U2的7脚、6脚、5脚、4脚、3脚、2脚。

4.根据权利要求1所述的一种延时器模块，其特征在于：所述芯片U7与芯片U11的14脚分别连接芯片U1的4脚、5脚，芯片U8与芯片U12的14脚分别连接芯片U1的6脚、7脚。

5.根据权利要求1所述的一种延时器模块，其特征在于：所述芯片U3的型号为AMS1117-3.3，芯片U1与芯片U14的型号为PHA-1+，芯片U5、芯片U9、芯片U6、芯片U10、芯片U7、芯片U11、芯片U8与芯片U12的型号为PE42423，芯片U4的型号为HMC472A，芯片U1与芯片U2的型号为SN74HC595PWR。