[实用新型]一种具有高导通能力的氮化镓晶体管

说明书

本实用新型涉及一种具有高导通能力的氮化镓晶体管。由下至上依次包括衬底，应力缓冲层，GaN沟道外延层，AlGaN势垒层，在栅区刻蚀下方AlGaN势垒层形成栅区凹槽、在源区和漏区刻蚀下方AlGaN势垒层形成阵列孔，在凹槽和阵列孔中选区生长AlGaN二次外延层，二次外延形成的栅区凹槽上生长栅介质层，源区和漏区的阵列孔上形成源极和漏极，凹槽沟道处的栅介质层上覆盖栅极。本实用新型器件和制备工艺简单可靠，通过在源/漏区和栅区进行干法刻蚀和选区二次外延生长技术，有效减小了器件在源/漏区的欧姆接触电阻和栅区导通电阻，实现栅区的高迁移率和高导通能力，优化了源漏区的无金工艺欧姆接触，显著改善了GaN常关型MISFET器件开态下的导通性能。

技术领域

本实用新型半导体器件制备技术领域，更具体地，涉及一种具有高导通能力的氮化镓晶体管。

背景技术

以GaN材料为代表的第三代半导体材料由于禁带宽度大、击穿电场强度高、饱和电子漂移速度大、电子迁移率高、工作温度高、抗腐蚀、抗辐射等优越的电学特性和材料特性，在高频、高压、高温的大功率电子器件领域有着极大的优势和广泛的应用。GaN基电子器件通常利用AlGaN/GaN异质结构界面处高浓度、高迁移率的二维电子气工作，使器件具有较低的导通电阻、较高的工作频率，能够充分满足下一代电力电子器件对大功率、小体积、高温工作环境的要求。

由于AlGaN/GaN异质结构极化效应产生的2DEG，传统GaN基HEMT为常开型器件。为了简化器件外围电路、保证系统失效安全，确保器件能可靠的工作，学术界与产业界期待性能优异的常关型器件的实现。业界对于常关型器件结构的一种普遍的方法就是采用凹槽结构，保留接入区高导通的2DEG，即不影响器件的导通电阻，同时耗尽栅极下方沟道2DEG，以实现器件栅极在不施加电压情况下也处于关断状态。同时在栅极凹槽上生长栅介质层形成MIS栅结构，MIS栅主要有降低栅极漏电流，增大栅压摆幅等优点。

然而，对于全凹栅器件，由于MIS界面同时也是导通界面，界面处存在的电荷和陷阱会严重劣化器件的导通特性和稳定性。且由于MIS界面散射等难以调和的问题，其场效应迁移率从整体上看都相当低。为降低GaN基电子器件的生产成本，需要实现GaN基功率器件在Si-CMOS工艺线上的规模生产，而Au会充当高扩散率的污染物渗入Si，造成CMOS工艺线的致命污染，因此，发展GaN基电子器件的无金欧姆接触工艺，是提高器件可靠性和实现器件在Si-CMOS工艺线上生产的关键。二次外延、高掺杂帽层、离子注入掺杂等技术可以实现低温欧姆接触，但会使得工艺复杂并破坏晶体质量。

实用新型内容

本实用新型为克服上述现有技术中的至少一个缺陷，提供一种具有高导通能力的氮化镓晶体管，有效提高了器件的性能。

为解决上述技术问题，本实用新型采用的技术方案是：一种具有高导通能力的氮化镓晶体管，由下至上依次包括衬底，应力缓冲层，GaN沟道外延层，AlGaN势垒层，在栅区刻蚀下方AlGaN势垒层形成栅区凹槽、在源区和漏区刻蚀下方AlGaN势垒层形成阵列孔，在凹槽和阵列孔中选区生长AlGaN二次外延层，二次外延形成的栅区凹槽上生长栅介质层，源区和漏区的阵列孔上形成源极和漏极，凹槽沟道处的栅介质层上覆盖栅极。

本实用新型采用刻蚀方案在欧姆接触区域形成阵列孔，在栅极区域形成凹槽，去除凹槽和阵列孔中的一次外延AlGaN势垒层。进而结合选区二次生长技术在凹槽和阵列孔中二次外延生长实现薄势垒结构，在栅区使主导通界面（AlGaN/GaN界面）与MIS界面分离。提高MIS栅界面质量和栅区的迁移率，有效减小栅区导通电阻；同时在源漏区实现阵列孔结构，通过调整阵列孔的数量和形貌等相对关系，可有效调制金属电极与势垒层接触的电气特性，从而有效减小源极和漏极的欧姆接触电阻。

本实用新型专利仅通过一次干法刻蚀和选区外延生长，有效减小了栅区导通电阻和源/漏区欧姆接触电阻，优化了栅界面特性，工艺简单可靠，节约成本。再而，通过对器件一次外延势垒层和二次外延势垒层进行再设计，包括势垒层中铝元素的组分以及势垒层的厚度设计，可进一步显著提升器件的导通能力。