[实用新型]高精度ADC转化器时钟占空比调整电路

说明书

本实用新型提供一种高精度ADC转化器时钟占空比调整电路，其包括时钟控制电路模块、脉冲信号电压量化模块、差分放大器，脉冲信号电压量化模块的输入端与差分时钟信号输出端连接，脉冲信号电压量化模块的输出端与差分放大器的输入端连接，脉冲信号电压量化模块用于将时钟脉冲信号转化为电压信号，差分放大器的输出端与所述时钟控制电路模块的反馈信号输入端连接。该高精度ADC转化器时钟占空比调整电路在时钟信号输出电路中设置了一个反馈电路，通过时钟控制电路模块、脉冲信号电压量化模块、差分放大器将时钟脉冲信号进行反馈并通过时钟控制电路模块将输入的反馈信号调整差分时钟的共模电平，从而达到调整占空比的目的，保证采样电路占空比为50％。

技术领域

本实用新型涉及高精度的ADC转换器，特别涉及一种用于高精度ADC转换器的时钟占空比调整电路。

背景技术

模数转换器(ADC)是指将连续变化的模拟信号转换为离散的数字信号的器件。高速ADC的核心电路是采样保持电路，采样保持电路的时钟的占空比信号是实现采样保持电路正确功能和保证性能的关键信号。因此时钟占空比电路是保证时钟信号质量的关键技术之一。

在超高速A/D中，时钟占空比控制是非常重要的。时钟信号的上升沿控制着A/D的采样，下降沿控制信号的保持，在一个周期内完成量化输出，必须确保时钟占空比为50％，否则严重影响高速ADC的采样保持电路的电荷转换精度，从而降低高速ADC的性能。但即使信号源的占空比为50％，由于时钟路径上的非理想性，PVT变化的影响，占空比会往往会发生偏移，这些都会影响时钟信号的占空比。因此为了得到最优的性能，系统中就需要一个占空比调整电路,该电路能够在一定时钟频率范围内，把可能严重偏离50％的时钟信号的占空比调节到50％。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种能够保证采样电路占空比为50％的调整电路。

为实现上述目的及其他相关目的，本实用新型提供一种高精度ADC转化器时钟占空比调整电路，其包括时钟控制电路模块、脉冲信号电压量化模块、差分放大器，所述时钟控制电路模块包括差分时钟信号输入端、差分时钟信号输出端及反馈信号输入端，所述差分时钟信号输入端用于接收差分时钟信号，所述脉冲信号电压量化模块的输入端与所述差分时钟信号输出端连接，所述脉冲信号电压量化模块的输出端与所述差分放大器的输入端连接，所述脉冲信号电压量化模块用于将时钟脉冲信号转化为电压信号，所述差分放大器的输出端与所述时钟控制电路模块的反馈信号输入端连接，所述时钟控制电路模块用于根据反馈信号输入端输入的反馈信号调整差分时钟的共模电平并通过所述差分时钟信号输出端向外输出。

优选的，所述脉冲信号电压量化模块为电荷泵。

优选的，所述差分时钟信号输出端还与一驱动缓冲器连接，所述驱动缓冲器的输出端与所述脉冲信号电压量化模块的输入端连接。

如上所述，本实用新型具有以下有益效果：该高精度ADC转化器时钟占空比调整电路在时钟信号输出电路中设置了一个反馈电路，通过时钟控制电路模块、脉冲信号电压量化模块、差分放大器将时钟脉冲信号进行反馈并通过时钟控制电路模块将输入的反馈信号调整差分时钟的共模电平，从而达到调整占空比的目的，保证采样电路时钟信号占空比为50％。

附图说明

图1为本实用新型实施例的电路图。

图2为采用本专利电路的波形图。

元件标号说明：1、时钟控制电路模块；2、驱动缓冲器；3、电荷泵；4、差分放大器。

具体实施方式

以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。