[实用新型]全加器

说明书

本实用新型实施例提供一种全加器，包括：第一异或电路、第二异或电路、进位电路、第一输出级电路、第二输出级电路；第一异或电路用于接入第一求和信号和第二求和信号，第一异或电路包括两组比较电路；两组比较电路的输出端连接，并作为第一异或电路的输出端，以输出第一异或信号；第二异或电路，用于对第一异或信号以及进位输入信号进行异或计算，并通过第一输出级输出具有驱动能力的求和输出信号；进位电路用于根据第一求和信号和第二求和信号中的一个、进位输入信号以及第一异或信号进行计算，并通过第二输出级电路输出具有驱动能力的进位输出信号。

技术领域

本实用新型涉及电子电路技术领域，尤其涉及一种全加器。

背景技术

全加器，又称full-adder，是一种能够实现两个二进制数相加求和的电路，二进制数的每一位一般对应一个一位全加器，一位全加器能够处理本位的求和以及低位的加法进位，并输出本位的求和结果以及本位的加法进位。

此外，全加器不仅能完成加法计算，还可以参与减法、乘法、除法等运算，是微处理器、数字信号处理器等处理器中重要的组成部分，因此，降低全加器的功耗具有重要的意义。

一般情况下，全加器会采用多个MOS管，MOS管的源端会连接到电源VCC或者接地，MOS管的栅极会接入本位的求和输出信号或者低位的进位信号。但是这种结构的全加器的功耗较高。

因此，现有技术亟需解决的技术问题是提供另一种功耗较低的全加器。

实用新型内容

本实用新型的实施例提供了一种全加器，以克服上述的全加器功耗较高的问题。

一方面，为达到上述目的，本实用新型的实施例提供了一种全加器，包括：第一异或电路、第二异或电路、进位电路；

所述第一异或电路用于接入第一求和信号和第二求和信号，所述第一异或电路包括两组比较电路；

所述比较电路包括第一MOS管和第二MOS管，所述第一MOS管的栅极与所述第二MOS管的源极连接，并作为所述比较电路的第一输入端，所述第一MOS管的源极与所述第二MOS管的栅极连接，并作为所述比较电路的第二输入端，所述第一MOS管的漏极与所述第二MOS管的漏极连接，作为所述比较电路的输出端；

第一求和信号和第二求和信号分别接入第一组比较电路的两个输入端，所述第一组比较电路在第一求和信号不等于第二求和信号时，输出高电平；

第一求和信号的反向信号和第二求和信号分别接入第二组比较电路的两个输入端，所述第二组比较电路在第一求和信号的反向信号不等于第二求和信号时，输出低电平；

两组比较电路的输出端连接，并作为所述第一异或电路的输出端，输出第一异或信号；

所述第二异或电路，用于对所述第一异或信号以及进位输入信号进行异或计算，所述第二异或电路的输出端与所述第一输出级电路的输入端连接，通过所述第一输出级输出具有驱动能力的求和输出信号；

所述进位电路用于根据第一求和信号和第二求和信号中的一个、进位输入信号以及所述第一异或信号进行计算，所述进位电路的输出端与所述第二输出级电路的输入端连接，通过所述第二输出级电路输出具有驱动能力的进位输出信号。

可选地，本申请任意实施例中，第一组所述比较电路中的MOS管为PMOS管，以在第一求和信号不等于第二求和信号时，通过所述第一求和信号和所述第二求和信号中的低电平信号控制PMOS管导通，并通过所述第一求和信号和所述第二求和信号中的高电平信号将第一组所述比较电路的输出上拉为高电平。