[实用新型]一种基于VPX架构的国产双控混合存储控制模块

权利要求书

1.一种基于VPX架构的国产双控混合存储控制模块，包括集成电路板（1）、前面板（2）和背板连接器（3），其特征在于，所述集成电路板（1）的两端分别与前面板（2）和背板连接器（3）连接，所述集成电路板（1）的表面分别集成有CPU单元（10）、内存单元（25）、PCIE交换单元（11）、基板管理单元（17）和接口单元，所述CPU单元（10）的输出端口通过四条DDR3总线与内存单元（25）连接，所述CPU单元（10）的其中第一个引脚端口通过PCIE X16总线与PCIE交换单元（11）连接，所述PCIE交换单元（11）通过PCIE X1总线接口与接口单元的USB芯片模块（4）连接，所述PCIE交换单元（11）通过PCIE X1总线与接口单元的SATA芯片模块（9）连接，所述PCIE交换单元（11）通过PCIE X1总线与基板管理单元（17）连接，所述CPU单元（10）的其中第三个引脚端口通过PCIE X8总线与背板连接器（3）连接，所述PCIE交换单元（11）通过两路PCIE X4总线分别连接有接口单元的两个SRIO扩展芯片模块（7），两个SRIO扩展芯片模块（7）均通过背板连接器（3）引出，所述PCIE交换单元（11）通过PCIE X4总线连接有接口单元的千兆网络芯片模块（8），所述千兆网络芯片模块（8）引出两路信号与背板连接器（3）连接，所述CPU单元（10）通过SPI总线连接有BIOS模块（19），所述CPU单元（10）通过RTC总线连接有DS1339U模块（20），所述CPU单元（10）通过3线串口和9线串口均与设有的CPLD模块（21），所述CPLD模块（21）引出一路3针调试串口模块（22），所述CPU单元（10）通过12C总线连接有W83795模块（23），所述CPU单元（10）通过CLOCK总线连接有CLOCK GEN模块（24）。

2.根据权利要求1所述的一种基于VPX架构的国产双控混合存储控制模块，其特征在于：所述前面板（2）处依次引出有VGA接口（12）、管理网口（13）和两个电源指示灯（16），所述VGA接口（12）和管理网口（13）均与基板管理单元（17）连接。

3.根据权利要求1所述的一种基于VPX架构的国产双控混合存储控制模块，其特征在于：所述USB芯片模块（4）扩展有4个USB接口（14），其中一个所述USB接口（14）通过前面板（2）引出，其中另一个所述USB接口（14）与基板管理单元（17）连接，其中另外两个所述USB接口（14）通过背板连接器（3）引出。

4.根据权利要求1所述的一种基于VPX架构的国产双控混合存储控制模块，其特征在于：所述PCIE交换单元（11）通过PCIE X8总线连接有XMC连接器（5），所述XMC连接器（5）连接有FPGA单元。

5.根据权利要求1所述的一种基于VPX架构的国产双控混合存储控制模块，其特征在于：所述SATA芯片模块（9）引出一路SATA信号连接有板载mSATA接口模块（18），所述SATA芯片模块（9）引出三路SATA信号背板连接器（3）连接。

6.根据权利要求1所述的一种基于VPX架构的国产双控混合存储控制模块，其特征在于：所述内存单元（25）由四个DDR3板载内存颗粒组成，且每个所述DDR3板载内存颗粒的内存容量均为4 GB。

7.根据权利要求1所述的一种基于VPX架构的国产双控混合存储控制模块，其特征在于：所述CPU单元（10）的其中第二个引脚端口通过PCIE X8总线连接有万兆网络芯片（6），所述万兆网络芯片（6）扩展有两个万兆网口（15），两个所述万兆网口（15）分别由前面板（2）和背板连接器（3）引出。