[实用新型]一种GIP驱动电路

说明书

本实用新型涉及GIP驱动电路技术领域，特别涉及一种GIP驱动电路，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13和电容C1，晶体管T2的源极分别与晶体管T3的漏极、晶体管T5的栅极、晶体管T8的栅极、晶体管T9的漏极、晶体管T7的栅极和电容C1的一端电连接，这样能够稳定GIP驱动电路的输出波形，节约了改善GIP制程的成本，优化显示屏的显示效果。

技术领域

本实用新型涉及GIP驱动电路技术领域，特别涉及一种GIP驱动电路。

背景技术

随着信息化的快速发展，显示面板的显示品质需求不断增加，而显示品质又与GIP(即Gate In Panel)驱动电路的输出波形息息相关。通常情况下，由于制程方面的不可控因素，GIP驱动电路的TFT阈值电压会小于0，这样就对GIP驱动电路的驱动过程造成影响。

实用新型内容

本实用新型所要解决的技术问题是：提供一种GIP驱动电路，用以改善GIP驱动电路的输出波形，从而优化显示屏的显示效果。

为了解决上述技术问题，本实用新型采用的技术方案为：

一种GIP驱动电路，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13和电容C1，所述晶体管T1的栅极与晶体管T2的栅极电连接且晶体管T1的栅极和晶体管T2的栅极均接第一GIP输出信号，所述晶体管T1的源极分别与晶体管T2的漏极、晶体管T5的源极、晶体管T3的源极晶体管T9的源极和晶体管T11的漏极电连接，所述晶体管T2的源极分别与晶体管T3的漏极、晶体管T5的栅极、晶体管T8的栅极、晶体管T9的漏极、晶体管T7的栅极和电容C1的一端电连接，所述晶体管T3的栅极与晶体管T4的栅极电连接且晶体管T3的栅极和晶体管T4的栅极均接第二GIP输出信号，所述晶体管T5的漏极分别与晶体管T6的漏极和晶体管T6的栅极电连接，所述晶体管T6的源极分别与晶体管T8的漏极、晶体管T11的栅极、晶体管T9的栅极、晶体管T12的漏极和晶体管T10的栅极电连接，所述晶体管T7的源极分别与电容C1的另一端、晶体管T10的漏极和晶体管T13的漏极电连接且晶体管T13的漏极接第三GIP输出信号，所述晶体管T10的源极分别与晶体管T13的源极、晶体管T12的源极、晶体管T11的源极和晶体管T8的源极电连接。

本实用新型的有益效果在于：

通过将晶体管T1的栅极与晶体管T2的栅极电连接且晶体管T1的栅极和晶体管T2的栅极均接第一GIP输出信号，晶体管T3的栅极与晶体管T4的栅极电连接且晶体管T3的栅极和晶体管T4的栅极均接第二GIP输出信号，晶体管T2的源极分别与晶体管T3的漏极、晶体管T5的栅极、晶体管T8的栅极、晶体管T9的漏极、晶体管T7的栅极和电容C1的一端电连接，晶体管T7的源极分别与电容C1的另一端、晶体管T10的漏极和晶体管T13的漏极电连接且晶体管T13的漏极接第三GIP输出信号，这样使得能够通过改善Q点(即晶体管T2的源极、晶体管T3的漏极、晶体管T9的漏极、晶体管T7的栅极和电容C1的一端的公共端点处)下拉TFT的漏电路径，从而维持Q点的电压准位，稳定GIP驱动电路的输出波形，节约了改善GIP制程的成本，优化显示屏的显示效果。

附图说明

图1为根据本实用新型的一种GIP驱动电路的结构示意图；

图2为根据本实用新型的一种GIP驱动电路的时序波形图。

具体实施方式

为详细说明本实用新型的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。

请参照图1，本实用新型提供的技术方案：