[实用新型]一种U.2接口扩展双M.2接口的系统有效

专利信息
申请号: 202120396208.5 申请日: 2021-02-23
公开(公告)号: CN214225913U 公开(公告)日: 2021-09-17
发明(设计)人: 王妍妍;马艳新;吴冬冬;王达 申请(专利权)人: 北京睿芯高通量科技有限公司
主分类号: G06F13/40 分类号: G06F13/40
代理公司: 北京科龙寰宇知识产权代理有限责任公司 11139 代理人: 孙皓晨
地址: 102600 北京市大兴区北京经济技*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 接口 扩展 系统
【权利要求书】:

1.一种U.2接口扩展双M.2接口的系统,其特征在于,包括:

电源处理模块,其包括两路电压转换电路,每路电压转换电路包括一DC-DC转换IC,每个DC-DC转换IC的输入端连接至U.2接口,每个DC-DC转换IC的输出端连接至其中一个M.2接口,且每个DC-DC转换IC连接的M.2接口不同,用于将从U.2接口获得的电源传输到两个M.2接口并分别为每个M.2接口上的接入设备供电;

工作指示灯模块,其包括两个发光二极管,所述两个发光二极管分别连接到所述两路电压转换电路,用于指示每路电源的工作状态;

信号处理模块,其包括PCIE信号处理子模块、时钟信号处理子模块和复位信号处理子模块,其中:

所述PCIE信号处理子模块包括一8通道PCIE中继器,所述8通道PCIE中继器的输入端连接至U.2接口,所述8通道PCIE中继器的两个输出端分别连接至两个M.2接口,用于将U.2接口输出的PCIE x4信号分成两路PCIE x2传输至两个M.2接口;

所述时钟信号处理子模块包括一两输出PCIE零延迟缓冲芯片,所述两输出PCIE零延迟缓冲芯片的输入端连接至U.2接口,所述两输出PCIE零延迟缓冲芯片的两个输出端分别连接至两个M.2接口,用于将时钟信号一分为二分别传输至两个M.2接口;

所述复位信号处理子模块包括一NMOS驱动电路,所述NMOS驱动电路的输入端连接至U.2接口,NMOS驱动电路的输出端分别连接至两个M.2接口,用于将从U.2接口获取的复位信号分别驱动两个M.2接口复位。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京睿芯高通量科技有限公司,未经北京睿芯高通量科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202120396208.5/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top