[实用新型]一种时钟信号降频检测装置

说明书

本申请实施例提供一种时钟信号降频检测装置，涉及电子设备技术领域。该时钟信号降频检测装置包括比较器电路、计数器电路和检测电路；所述比较器电路的输入端连接通信模组，所述通信模组发送正弦信号至所述比较器电路，所述比较器电路的输出端连接所述计数器电路的输入端，所述比较器电路将所述正弦信号转换为方波信号，并将所述方波信号发送至所述计数器电路；所述计数器电路设置有多个输出端，所述计数器电路的多个输出端用于输出不同频率的次级方波信号，所述计数器电路的其中一个输出端连接所述检测电路。该时钟信号降频检测装置可以实现提高检测效率和检测精度，保证通信模组的良品率的技术效果。

技术领域

本申请涉及电子设备技术领域，具体而言，涉及一种时钟信号降频检测装置。

背景技术

目前，在当前5G技术迅速发展的形势下，各类终端电子产品都开始在设计中加入了5G无线通信模组。其中模组厂商首先要保证模组功能以及管脚测试是正常的。在出货前，首先需要在工厂进行功能以及管脚测试，模组的GPIO(General-purpose input/output，通用型输入输出)管脚一般可以通过MCU(Microcontroller Unit，微控制单元)的GPIO管脚检测高低电平即可。

现有技术中，通信模组的时钟信号对于MCU来说检测难度大，比如32.768KHz正弦波信号，检测效率低且检测精度差，无法覆盖通信模组的所有管脚测试，难以保证出货的通信模组的良品率，从而导致通信模组存在隐藏的风险。

实用新型内容

本申请实施例的目的在于提供一种时钟信号降频检测装置，该时钟信号降频检测装置可以实现提高检测效率和检测精度，保证通信模组的良品率的技术效果。

本申请实施例提供了一种时钟信号降频检测装置，包括比较器电路、计数器电路和检测电路；

所述比较器电路的输入端连接通信模组，所述通信模组发送正弦信号至所述比较器电路，所述比较器电路的输出端连接所述计数器电路的输入端，所述比较器电路将所述正弦信号转换为方波信号，并将所述方波信号发送至所述计数器电路；

所述计数器电路设置有多个输出端，所述计数器电路的多个输出端用于输出不同频率的次级方波信号，所述计数器电路的其中一个输出端连接所述检测电路。

在上述实现过程中，该时钟信号降频检测装置包括比较器电路、计数器电路和检测电路，其中比较器电路可以将通信模组发出的正弦信号转换为同频率的方波信号，计数器电路可以将方波信号进行降频，计数器电路根据不同的输出端输出不同频率的次级方波信号，从而满足检测电路对于信号频率的要求，方便检测；从而，该时钟信号降频检测装置可以实现提高检测效率和检测精度，保证通信模组的良品率的技术效果。

进一步地，所述比较器电路包括单通道电压比较器，所述单通道电压比较器的输入端包括IN+端和IN-端，所述IN+端连接所述通信模组，所述IN-端连接电源端。

在上述实现过程中，单通道电压比较器包括两个输入端IN+端和IN-端，其中IN+端连接通信模组，IN-端连接电源端；单通道电压比较器将IN+端和IN-端各自输入的信号进行电压比较，从而将通信模组输入的正弦信号转换为同频率的方波信号。

进一步地，所述比较器电路还包括第一电阻，所述第一电阻分别连接所述IN-端和所述电源端。

进一步地，所述比较器电路还包括第二电阻，所述第二电阻的一端连接所述IN-端，所述第二电阻的另一端接地。

在上述实现过程中，第一电阻和第二电阻用于分压。

进一步地，所述比较器电路还包括第三电阻，所述第三电阻分别连接所述单通道电压比较器的输出端和所述IN-端。

进一步地，所述比较器电路还包括第一电容，所述第一电容的一端连接所述电源端，所述第一电容的另一端接地。