[实用新型]一种基于VPX架构的数据处理系统

权利要求书

1.一种基于VPX架构的数据处理系统，其特征在于，包括电源电路、DSP处理器、FPGA电路、以太网交换芯片、以太网协议收发器、CAN收发器、RS422电路、板级连接器P0、板级连接器P1和板级连接器P2；

所述电源电路从板级连接器P0汇入，经滤波转换后向系统供电；

所述DSP处理器和FPGA电路之间通过SRIO、EMIF、UART和GPIO接口进行通讯，完成不同信号接口的扩展；DSP处理器通过SGMII接口与以太网交换芯片进行网络交换通讯，以太网交换芯片中的8路SGMII信号从板级连接器P2引出，1路SGMII信号通过以太网协议收发器转换为10/100/1000M BASE-T网络信号，从板级连接器P2引出；DSP处理器外接数据存储器用于存储数据；FPGA通过DDR总线外接若干内存片，通过SPI总线外接串行存储器，通过EMIF总线外接程序存储器；

所述FPGA电路外接内存和串行存储器；FPGA电路的1路SRIO接口与DSP处理器通信，3路SRIO接口从板级连接器P1引出；FPGA电路从板级连接器P2引出的5路RS422总线和2路CAN接口分别通过板上的RS422收发器和CAN收发器完成信号转换；FPGA电路通过板级连接器P1和板级连接器P2上接入的GPIO接口向DSP处理器发送GPIO信号，形成UART、SRIO协议交换、CAN通讯的事件中断。

2.如权利要求1所述的一种基于VPX架构的数据处理系统，其特征在于，所述系统中的时钟电路包括25MHz、100MHz和125MHz时钟，其中25MHz时钟供给DSP处理器的系统时钟、外设时钟、内存DDR时钟、以太网交换芯片的2路交换时钟、以太网交换芯片的主控时钟和FPGA的低速系统时钟，为单端输入供给；100MHz时钟作为FPGA电路的高速系统时钟，为单端输入；125MHz为DSP处理器的2路SRIO、1路SGMII和FPGA的4路GTX的时钟供给。

3.如权利要求1所述的一种基于VPX架构的数据处理系统，其特征在于，所述DSP处理器选用FT-M6678N高性能DSP处理器。

4.如权利要求1所述的一种基于VPX架构的数据处理系统，其特征在于，所述FPGA电路型号为JFM7K325T。

5.如权利要求1所述的一种基于VPX架构的数据处理系统，其特征在于，所述以太网交换芯片型号为JEM5396A。

6.如权利要求1所述的一种基于VPX架构的数据处理系统，其特征在于，所述系统遵循VITA46架构标准进行设计。

7.如权利要求1所述的一种基于VPX架构的数据处理系统，其特征在于，所述系统外部的导热外壳为前后2个壳，采用镁铝合金材料，经过CNC一体化机加工成型，经过微弧氧化处理，安装锁紧条和起拔器，贴好导热脚垫，通过螺钉安装固定在数据处理板上；印制板在机箱内使用导冷+风冷进行散热，导热外壳顶面设计散热齿，印制板上器件热量传导到锁紧条附近的导轨和导热外壳的散热齿上；导热外壳安装后将印制板上所有器件封死，起到一定的防尘和电磁兼容性；导热外壳顶部留有矩形航空连接器的调试口和调试指示灯，指示灯孔用有机导光柱填充，调试口可用金属板加螺钉固定密封。

8.如权利要求1所述的一种基于VPX架构的数据处理系统，其特征在于，所述DSP处理器中的上电时序为：IO电源-内核电源和VDDQDDR IO电源-Serdes内核电源VDDP、SerdesIO电源VDDP15。

9.如权利要求1所述的一种基于VPX架构的数据处理系统，其特征在于，所述FPGA的上电时序为：内部内核电源-BANK接口电源和辅用电源-接口核心和差分对内核电源1-差分对内核电源2。