[实用新型]一种基于随机计算的神经网络随机数发生器共享电路

权利要求书

1.一种基于随机计算的神经网络随机数发生器共享电路，其特征在于，所述基于随机计算的神经网络随机数发生器共享电路包括：

随机数模块，用于产生固定位宽的随机数；

比特流生成模块，用于将传统二进制数据转化为比特流数据；

随机计算模块，用于完成人工神经网络中的矩阵乘法，矩阵卷积和激活函数运算；

数据存储模块，用于存储网络权重参数以及偏移量参数。

2.如权利要求1所述的基于随机计算的神经网络随机数发生器共享电路，其特征在于，所述随机数模块有两路随机数输出，所述比特流生成模块包括两组比特流生成器阵列；所述随机数模块的两路输出分别与两组比特流生成器阵列相连，电路的输入数据连接至第一组比特流生成器阵列，所述数据存储模块存储的权重参数连接至第二组比特流生成器阵列；两组比特流生成器阵列的输出以及所述数据存储模块存储的偏移量参数共同连接至所述随机计算模块，其运算结果作为电路的输出。

3.如权利要求1所述的基于随机计算的神经网络随机数发生器共享电路，其特征在于，所述随机计算模块包括多个神经计算单元，单个神经计算单元包括乘法电路，带缩放加法电路以及激活函数电路，在概率域对输入比特流数据进行先乘后求和，再缩放，最后激活的运算；

在使用单极型表示法时，所述乘法电路利用与门实现，在使用双极型表示法时，所述乘法电路利用同或门实现；

所述带缩放加法电路基于并行累加器，包含多个比特流输入端口，可在同一时钟周期将多路输入数据相加，当累加过程结束后根据运算结果选择合适缩放倍数将运算结果放大或缩小，使其值的范围满足下一级比特流生成模块的输入要求；

所述激活函数电路包括但不限于使用线性整流函数，用于激活人工神经网络中的神经元，向网络添加非线性特性。

4.如权利要求1所述的基于随机计算的神经网络随机数发生器共享电路，其特征在于，所述随机数模块包含两路随机数输出，在整个网络中共用，对于多层网络，比特流生成模块、随机计算模块、数据存储模块相应倍增，但随机数模块仍只用一个，其两路输出连接至各层的比特流生成模块；

所述随机数模块由一个n位宽随机数发生器和复用电路组成，所述随机数发生器可以是伪随机数发生器，也可以是真随机数发生器；若所述随机数发生器为伪随机数发生器，则使用移位寄存器将伪随机数发生器产生的随机数延迟数个时钟周期后作为随机数模块的一路随机数输出，将未经延时处理的伪随机数发生器产生的随机数作为随机数模块的另一路随机数输出；若所述随机数发生器为真随机数发生器，则将真随机数发生器产生的随机数按奇数时钟周期和偶数时钟周期分为两组，分别作为随机数模块的两路随机数输出。

5.如权利要求1所述的基于随机计算的神经网络随机数发生器共享电路，其特征在于，所述比特流生成模块包含两组比特流生成器阵列，每个比特流生成器由一个n位宽数字比较器组成，所述n位宽数字比较器包括两个n位宽输入数据端和一个1位宽数据输出端；

所述n位宽输入数据端包括：

固定端，连接n位宽传统二进制数据；

随机端，连接n位宽随机数据。

6.如权利要求1所述的基于随机计算的神经网络随机数发生器共享电路，其特征在于，所述比特流生成模块包含两组比特流生成器阵列，第一组将输入数据转化为比特流序列，各比特流生成器的固定端分别连接网络层中各个输入数据，随机端共同连接至所述随机数模块的第一路随机数；第二组将权重参数转化为比特流序列，各比特流生成器的固定端分别连接网络层中各个权重参数，随机端共同连接至所述随机数模块的第二路随机数。