[实用新型]源晶片

说明书

一种用于在微转印过程中使用的源晶片。源晶片包括：衬底；器件试样，其包括光电子器件；以及可断裂栓绳，其将器件试样固定到衬底。可断裂栓绳包括将可断裂栓绳连接到衬底的一个或多个断裂区。

相关申请

本申请要求2020年1月10日（10/01/2020）提交的US 62/959,669的优先权和权益，其内容通过引用以其整体并入本文中。

技术领域

本发明涉及一种源晶片、其制备方法、光电子部件的制作方法和光电子部件。

背景技术

基于III-V半导体的电光器件（例如，激光器、调制器和放大器）与绝缘体上硅（SOI）平台的混合集成使得具有组合两个材料系统的最佳部分的优点。

然而，常规的芯片接合过程通常使用倒装芯片接合，在其中基于III-V半导体的器件是反相器并且接合到SOI平台上的腔中。由于针对管芯接合的金属凸块要求和准确地控制相应部件的对准的困难，制造过程可以是昂贵的并且具有低产量。

因此正在研究微转印（Micro-transfer printing， MTP）作为将基于III-V半导体的器件集成在SOI晶片内的替代方式。在这些方法中，基于III-V半导体的器件被制作在器件或源晶片上。然后可以使用印模（stamp，印模通常由弹性体形成）拾取它，并且在其被制造的相同定向上将其打印到SOI晶片上的腔中，而不需要金属凸块。由此在竖直方向（z方向）上预先确定基于III-V半导体的器件和SOI平台中的波导之间的对准。因此，对准的要求从三个维度减少到两个维度，这可以更容易地被促成。

然而，对于MTP而言仍然存在许多问题。例如，当经由释放蚀刻来释放试样（coupon）时，毛细管力（capillary force）可导致试样塌缩。这通常是由于不充分强度的栓绳（tether）和/或栓绳与III-V衬底之间的不充分粘合。然而，如果使栓绳太强，则试样可能不会被印模拾取，并且因此可能导致较低的产量。此外，从试样底部表面突出的侧壁栓绳也可导致低产量。例如，栓绳可以在试样表面下面弯曲，这可以阻止试样被打印到衬底上。此外，栓绳可能在不适当的位置断裂，并且产生过多的碎片（例如由于栓绳和III-V衬底之间的不充分粘合）。栓绳碎片可落在试样底部表面下面，并且在打印过程期间阻止打印或污染目标表面。

期望改进MTP过程，具体地改进体积和产量，以便使得该过程在商业上可行。

发明内容

因此，在第一方面中，本发明的实施例提供一种用于在微转印过程中使用的源晶片，该源晶片包括：

衬底；

器件试样，包括光电子器件；以及

将器件试样固定到衬底的可断裂栓绳，可断裂栓绳包括将可断裂栓绳连接到衬底的一个或多个断裂区。

通过提供这样的断裂点，可以在随后的MTP处理期间实现更高的拾取产量和更高的打印产量。

现在将阐述本发明的实施例的可选特征。这些可单个地或以与本发明的任何方面的任何组合来应用。

通过断裂区，可以是指可断裂栓绳的一个或多个区，所述一个或多个区已被有意地设计成弱的并且因此在从衬底提升器件试样时优先断裂。

该断裂区或每个断裂区可包括可断裂栓绳材料的颈部，可断裂栓绳材料的颈部跨器件试样与栓绳道之间的腔而延伸，该栓绳道至少部分地环绕器件试样。通过将该断裂区或每个断裂区接合到栓绳道，可以使器件试样和衬底之间的粘合充分地强。栓绳道可以是在衬底上方围绕器件试样的周边而延伸的栓绳材料层。栓绳道可以通过一个或多个层与衬底分离。一个或多个层可以包括内部二氧化硅、中间氮化硅层和外部二氧化硅层。外部氧化硅层可以与栓绳道相邻，并且内部二氧化硅层可以最接近于衬底。内部二氧化硅层可以通过由与牺牲层相同的材料形成的层与衬底分离。