[发明专利]程序的测试方法、装置、电子设备及存储介质

说明书

本申请提供的程序的测试方法、装置、电子设备及存储介质，应用于计算机技术领域，所述方法包括：在设置有处理器的被测设备上运行测试程序时，终端通过所述处理器的调试接口对应的目标寄存器，在不改变所述被测设备执行状态的情况下，监控所述被测设备的设备信息；所述终端在所述处理器的调试接口写入携带有异常处理地址的执行指令，以使得所述处理器执行所述执行指令；在检测到所述设备信息中存在所述异常处理地址时，从所述处理器的调试接口中获取进程信息，以使得所述处理器正常运行；对所述设备信息和所述进程信息进行测试分析。本方案尽可能减少程序的测试过程中处理器处于异常状态的时间，从而减轻了对于处理器正常运行的影响。

技术领域

本申请属于计算机技术领域，特别是涉及一种程序的测试方法、装置、电子设备及存储介质。

背景技术

一般在软件开发阶段需要对软件进行调试和性能优化，或者在操作系统出现异常时，需要对寄存器、进程等信息进行分析。但在软件调试时，尤其是对于发布版本的软件往往本身没有集成调试功能，调试起来非常困难。处理器中可以包含一些调试接口，用于实现对处理器的调试，常见的调试接口如JTAG(Joint Test Action Group，联合测试行为组织)调试接口和EJTAG(Enhanced Joint Test Action Group，增强联合测试行为组织)调试接口。

现有技术中，在对处理器进行调试过程中，根据调试接口所遵循协议的不同，来确定不同的调试方法。对于部分调试接口，存在当处理器进入调试模式(即对处理器进行调试的状态)时，处理器内核将停止运行，直到调试模式结束后，处理器内核才返回正常运行状态。示例性地，采用EJTAG接口进行调试的方式是通过反复访问处理器中EJTAG接口对应的ADDRESS(地址寄存器)、DATA(数据寄存器)、CONTROL(控制寄存器)这三个寄存器来控制处理器进入EJTAG异常状态，然后在EJTAG dmseg(故障寄存器)中获取处理器进入异常状态时的设备信息，以及在完成设备信息获取后控制处理器退出EJTAG异常，并返回至EJTAG异常前的位置继续正常运行流程。

但是现有调试方式中，从EJTAG dmseg读取设备信息的过程会使得处理器长时间处于EJTAG异常状态，从而使得处理器的中央处理器定时器(CPU TIMER)等指标偏离实际情况，导致所得到的测试数据与程序真实运行时的数据存在偏差，从而影响了程序分析的准确性。

发明内容

有鉴于此，本申请实施例提出一种程序的测试方法、装置、电子设备及存储介质，用于尽可能解决现有技术中从dmseg空间读取设备信息的过程中会使得处理器长时间处于EJTAG异常状态，使得处理器的CPU TIMER等指标将会偏离实际情况，导致所得到的测试数据与程序真实运行时的数据存在偏差，从而影响了程序分析的准确性的问题。

本申请第一方面提供一种程序的测试方法，所述方法包括：

在设置有处理器的被测设备上运行测试程序时，终端通过所述处理器的调试接口对应的目标寄存器，在不改变所述被测设备执行状态的情况下，监控所述被测设备的设备信息；

所述终端在所述处理器的调试接口写入携带有异常处理地址的执行指令，以使得所述处理器执行所述执行指令；

在检测到所述设备信息中存在所述异常处理地址时，从所述处理器的调试接口中获取进程信息，以使得所述处理器正常运行；

对所述设备信息和所述进程信息进行测试分析。

可选地，所述目标寄存器包括：PC采样寄存器，所述终端通过所述处理器的调试接口对应的目标寄存器，在不改变所述被测设备执行状态的情况下，监控所述被测设备的设备信息，包括：

所述终端通过所述处理器的调试接口对应的PC采样寄存器，在不改变所述被测设备执行状态的情况下，监控所述被测设备的设备信息。

可选地，所述对所述设备信息和所述进程信息进行测试分析，包括：