[发明专利]一种升压电路及开关电源

权利要求书

1.一种升压电路，其特征在于，包括：电感、输出电容、第一开关组、第二开关组和数电控制器；所述第一开关组中的开关管并联，且所述第二开关组中的开关管并联；

所述电感分别连接所述第一开关组的第一端和所述第二开关组的第一端；所述第一开关组的第二端连接所述输出电容的第一端；所述输出电容的第二端接地；所述第二开关组的第二端接地；

所述数电控制器，用于控制所述第一开关组中的全部开关管依次关断第一预设时间后所述第二开关组中的开关管导通，或所述第二开关组中的全部开关管关断所述第一预设时间后所述第一开关组中的开关管导通。

2.根据权利要求1所述的电路，其特征在于，所述数电控制器包括：延迟模块和主控模块；

所述主控模块，用于根据所述延迟模块发送的第一触发信号，向所述第一开关组发送第一控制信号，或，根据所述延迟模块发送的第二触发信号，向所述第二开关组发送第二控制信号；

所述延迟模块，用于在主控模块发送所述第一控制信号后的所述第一预设时间后，向所述主控模块发送第二触发信号，或，在主控模块发送所述第二控制信号后的所述第一预设时间后，向所述主控模块发送第一触发信号。

3.根据权利要求1所述的电路，其特征在于，所述第一开关组包括：第一PMOS管和第二PMOS管；

所述第一PMOS管的源极和所述第二PMOS管的源极分别连接所述第一开关组的第一端；所述第一PMOS管的漏极和所述第二PMOS管的漏极分别连接所述第一开关组的第二端；所述第一PMOS管的栅极连接所述数电控制器的第一信号输出端；所述第二PMOS管的栅极连接所述数电控制器的第二信号输出端；

所述数电控制器，用于控制第一PMOS管关断后所述第二PMOS管关断，或第二PMOS管导通后所述第一PMOS管导通。

4.根据权利要求3所述的电路，其特征在于，所述第二开关组包括：第一NMOS管和第二NMOS管；

所述第一NMOS管的漏极和所述第二NMOS的漏极分别连接所述第一PMOS管的漏极；所述第一NMOS管的源极和所述第二NMOS管的源极均接地；所述第一NMOS管的栅极连接所述数电控制器的第三信号输出端；所述第二NMOS管的栅极连接所述数电控制器的第四信号输出端；

所述数电控制器，用于控制第一PMOS管关断后所述第二PMOS管关断，所述第二PMOS管关断所述第一预设时间后所述第二NMOS管导通，所述第二NMOS管导通后所述第一NMOS管导通；

或，

所述第一NMOS关断后所述第二NMOS管关断；所述第二NMOS管关断所述第一预设时间后所述第二PMOS管导通，所述第二PMOS管导通后所述第一PMOS管导通。

5.根据权利要求4所述的电路，其特征在于，所述数电控制器，具体用于控制第一PMOS管关断第二预设时间后所述第二PMOS管关断，所述第二PMOS管关断所述第一预设时间后所述第二NMOS导通，所述第二NMOS管导通所述第二预设时间后所述第一NMOS导通；

或，

所述第一NMOS关断所述第二预设时间后所述第二NMOS管关断；所述第二NMOS管关断所述第一预设时间后所述第二PMOS管导通，所述第二PMOS管导通所述第二预设时间后所述第一PMOS管导通。

6.根据权利要求4所述的电路，其特征在于，所述第一PMOS管的导通电阻小于所述第二PMOS管的导通电阻，所述第一NMOS管的导通电阻小于所述第二NMOS管的导通电阻。

7.根据权利要求6所述的电路，其特征在于，所述第一PMOS管的开关速度大于所述第二PMOS管，所述第一NMOS管的开关速度大于所述第二NMOS管。

8.根据权利要求3或4所述的电路，其特征在于，还包括：延时电阻和延时电容；

所述延时电容的第一端连接所述第一PMOS的漏极；所述延时电容的第二端连接所述延时电阻的第一端；所述延时电阻的第二端连接所述数电控制器的延时端；

所述延时电阻和所述延时电容用于减小所述第一开关组的第一端的过冲电压。