[发明专利]一种半导体外延结构及其制作方法

说明书

本申请提供了一种半导体外延结构及其制作方法，涉及半导体技术领域。该半导体外延结构包括衬底，衬底；位于衬底一侧的成核层；位于成核层远离衬底一侧的AlGaN缓冲层；位于AlGaN缓冲层远离衬底一侧的过渡层；位于过渡层远离衬底一侧的沟道层；及位于沟道层远离衬底一侧的势垒层；其中，AlGaN缓冲层与过渡层均掺杂有深能级受主元素，且靠近沟道层的过渡层的掺杂浓度小于AlGaN缓冲层的掺杂浓度。本申请提供的半导体外延结构及其制作方法具有降低缓冲层的漏电，提升器件性能的优点。

技术领域

本申请涉及半导体技术领域，具体而言，涉及一种半导体外延结构及其制作方法。

背景技术

HEMT器件在高频和大功率应用方面表现的非常出色，高质量高阻值的GaN基缓冲层的生长是HEMT器件外延生长的关键技术。

目前，HEMT器件结构中的缓冲层一般采用GaN缓冲层，然后，GaN缓冲会存在较为严重的漏电。而缓冲层的漏电不仅会恶化器件工作时候的夹断性能，使栅极电压控制沟道电流的能力减弱从而恶化器件的整体性能，同时缓冲层的漏电还会增加器件的发热量，使器件输出特性变差从而影响器件的可靠性和使用寿命。

综上，现有技术中存在HEMT器件的缓冲层的漏电较大，影响了器件的可靠性和使用寿命的问题。

发明内容

本申请的目的在于提供一种半导体外延结构及其制作方法，以解决现有技术中存在的HEMT器件的缓冲层的漏电较大，影响了器件的可靠性和使用寿命的问题。

为了实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本申请实施例提供了一种半导体外延结构，所述半导体外延结构包括：

衬底；

位于所述衬底一侧的成核层；

位于所述成核层远离所述衬底一侧的AlGaN缓冲层；

位于所述AlGaN缓冲层远离所述衬底一侧的过渡层；

位于所述过渡层远离所述衬底一侧的沟道层；及

位于所述沟道层远离所述衬底一侧的势垒层；其中，

所述AlGaN缓冲层与所述过渡层均掺杂有深能级受主元素，且靠近沟道层的过渡层的掺杂浓度小于所述AlGaN缓冲层的掺杂浓度。

可选地，所述靠近沟道层的过渡层的掺杂浓度比所述AlGaN缓冲层的掺杂浓度低至少4个量级。

可选地，所述过渡层包括GaN层与周期排列的AlGaN/GaN层，所述GaN层与所述AlGaN/GaN层相连，所述AlGaN/GaN层分别与所述GaN层、所述沟道层相连；其中，靠近所述沟道层的GaN层的掺杂浓度小于所述AlGaN缓冲层的掺杂浓度。

可选地，所述过渡层包括多个GaN层，其中，靠近所述沟道层的GaN层的掺杂浓度小于所述AlGaN缓冲层的掺杂浓度。

可选地，沿所述衬底朝向所述沟道层的方向上，所述GaN层的厚度逐渐变小。

可选地，所述过渡层的厚度大于400nm。

可选地，沿所述衬底朝向所述沟道层的方向上，所述深能级受主元素的掺杂浓度逐渐降低。

另一方面，本申请实施例还提供了一种半导体外延结构制作方法，所述半导体外延结构制作方法包括：

提供一衬底；

基于所述衬底的一侧制作成核层；

基于所述成核层远离所述衬底的一侧制作掺杂有深能级受主元素的AlGaN缓冲层；