[发明专利]SoC混合验证方法

说明书

本发明提供SoC混合验证方法，包括：qemu模拟器，qemu模拟器基于内存模拟嵌入式SoC硬件平台给客户机提供运行环境，并提供qapi接口给虚拟设备来基于内存区模拟虚拟设备给客户机使用；仿真加速器，仿真加速器与qemu模拟器之间通过RPC协议实现通信连接，提供嵌入式软件的应用层程序和内核态驱动与硬件设计进行数据交互通道，用于接收qemu模拟器发送的数据并运行模拟验证RTL寄存器传输级设计；FPGA原型验证板，所述FPGA原型验证板与仿真加速器之间PCIE总线连接，用于运行RTL寄存器传输级设计；本专利实现硅前硬件和嵌入式软件协同混合验证，为嵌入式软件及RTL的早期开发提供更准确、更即时的模拟验证环境，有力推动SoC开发上市进度，且实现方便、可扩展性强、可移植性强。

技术领域

本发明涉及SoC验证方法领域，尤其涉及一种SoC混合验证方法。

背景技术

随着工艺技术的进步，更多的功能可以比较方便的集成至一颗芯片，随着而来的是复杂性的爆炸式增长，伴随着功能的不断丰富、设计的越来越复杂，传统的SoC(SoC：system on chip系统级芯片)验证策略：1)验证工程师可以使用如vcs、modelsim等simulator(仿真软件)验证SoC设计；2)验证工程师也可以使用emulator(硬件仿真器)进行SoC设计的验证。

传统SoC验证策略的问题：1)使用simulator仿真软件验证SoC设计，无疑很难达到emulator的高效，对整个SoC的验证周期影响较大，进而影响整个芯片的研发周期；2)使用emulator硬件仿真器验证SoC设计，虽然可以加速验证过程，但是在仿真阶段很难仿真Guest OS(客户机，如linux)。

发明型内容

本发明提供一种SoC混合验证方法，软硬件协同验证，既可以解决“使用simulator验证SoC设计”策略效率低下的问题，同时可以解决“使用emulator验证SoC设计”策略无法在仿真阶段仿真Guest OS的问题。

具体技术方案为：qemu模拟器，所述qemu模拟器用于模拟嵌入式SoC硬件平台；仿真加速器，所述仿真加速器与qemu模拟器之间通过RPC协议实现通信连接，接收qemu模拟器发送的数据并运行模拟来验证RTL寄存器传输级设计；FPGA原型验证板，所述FPGA原型验证板与仿真加速器之间PCIE总线连接，所述FPGA原型验证板用于运行RTL寄存器传输级设计。

进一步的，所述qemu模拟器基于内存模拟嵌入式SoC硬件平台给客户机提供运行环境；并提供qapi应用编程接口给虚拟设备来基于内存模拟虚拟设备给客户机使用。

进一步的，可以是运行在嵌入式SoC硬件平台上的linux系统，通过运行的linux系统为用户提供嵌入式应用程序、内核驱动程序的编程及运行场景。

进一步的，虚拟设备的OPS接口通过RPC协议标准注册RPC客户端，RPC客户端与RPC服务端连接，用于接收客户机的访问请求。

进一步的，RPC客户端与RPC服务端之间通过socket套接字实现通信。

进一步的，RPC服务端将数据通过用户测试平台程序接口发送至仿真加速器，仿真加速器运行模拟验证RTL寄存器传输级设计。

与现有技术相比本发明具有以下有益效果：结合qemu模拟器和semu仿真加速器的hybrid混合验证，qemu模拟器通过虚拟化目标类别CPU验证嵌入式软件，qemu模拟器和semu仿真加速器之间通过RPC协议完成通信连接，提供嵌入式软件的应用层程序和内核态驱动与硬件设计进行数据交互通道，仿真加速器semu通过运行emulation来验证RTL寄存器传输级的硬件设计，使用基于FPGA的原型验证平台来运行RTL，实现硅前硬件和嵌入式软件协同混合验证，为嵌入式软件及RTL的早期开发提供更准确、更即时的模拟验证环境，有力推动SoC开发上市进度，且实现方便、可扩展性强、可移植性强。

附图说明