[发明专利]基于三值忆阻器的九选一数据选择器电路

权利要求书

1.基于三值忆阻器的九选一数据选择器电路，其特征在于：

所述基于三值忆阻器的九选一数据选择器电路，包括两个输入忆阻器(M_in1，M_in2)，一个输出忆阻器(M_out)，存储9路已知的三值数据的九个忆阻器D₀-D₈，两个电压源(V，V_copy)以及十八个电压控制型开关(S₁～S₁₈)，形成了两个输入端和一个输出端的电路结构；

在基于三值忆阻器的九选一数据选择器电路中，电压源V的正极连接到输入忆阻器M_in1的正极，输入忆阻器M_in1的负极连接到输入忆阻器M_in2的正极，输入忆阻器M_in2的负极与辅助电阻R的左端相连；辅助电阻R的右端、输出忆阻器M_out负极与地线相连,最后连接到地，地址信号选择的数据D₀与V_copy正极相连，通过开关S₁和S₂连接到输出忆阻器M_out正极；地址信号选择的数据D₁与V_copy正极相连，通过开关S₃和S₄连接到输出忆阻器M_out正极；地址信号选择的数据D₂与V_copy正极相连，通过开关S₅和S₆连接到输出忆阻器M_out正极；地址信号选择的数据D₃与V_copy正极相连，通过开关S₇和S₈连接到输出忆阻器M_out正极；地址信号选择的数据D₄与V_copy正极相连，通过开关S₉和S₁₀连接到输出忆阻器M_out正极；地址信号选择的数据D₅与V_copy正极相连，通过开关S₁₁和S₁₂连接到输出忆阻器M_out正极；地址信号选择的数据D₆与V_copy正极相连，通过开关S₁₃和S₁₄连接到输出忆阻器M_out正极；地址信号选择的数据D₇与V_copy正极相连，通过开关S₁₅和S₁₆连接到输出忆阻器M_out正极；地址信号选择的数据D₈与V_copy正极相连，通过开关S₁₇和S₁₈连接到输出忆阻器M_out正极；

三值组合逻辑门电路都是以忆阻器的阻值作为逻辑状态变量；三值所对应忆阻器的状态分别是R_H、R_M和R_L，其中R_H表示逻辑“0”；R_M表示逻辑“1”；R_L表示逻辑“2”；输入忆阻器M_in可以根据实际需求输入逻辑“0”、“1”和“2”，其中输出忆阻器M_out的初始阻值为R_H；

所述基于三值忆阻器的九选一数据选择器电路的两个输入端和一个输出端遵循以下关系：

当输入端(M_in1，M_in2)分别为逻辑(0,0)，开关S₁和S₂导通，输出忆阻器M_out输出为忆阻器D₀的逻辑值；当输入端(M_in1，M_in2)分别为逻辑(0,1)，开关S₃和S₄导通，输出忆阻器M_out输出为忆阻器D₁的逻辑值；当输入端(M_in1，M_in2)分别为逻辑(0,2)，开关S₅和S₆导通，输出忆阻器M_out输出为忆阻器D₂的逻辑值；当输入端(M_in1，M_in2)分别为逻辑(1,0)，开关S₇和S₈导通，输出忆阻器M_out输出为忆阻器D₃的逻辑值；当输入端(M_in1，M_in2)分别为逻辑(1,1)，开关S₉和S₁₀导通，输出忆阻器M_out输出为忆阻器D₄的逻辑值；当输入端(M_in1，M_in2)分别为逻辑(1,2)，开关S₁₁和S₁₂导通，输出忆阻器M_out输出为忆阻器D₅的逻辑值；当输入端(M_in1，M_in2)分别为逻辑(2,0)，开关S₁₃和S₁₄导通，输出忆阻器M_out输出为忆阻器D₆的逻辑值；当输入端(M_in1，M_in2)分别为逻辑(2,1)，开关S₁₅和S₁₆导通，输出忆阻器M_out输出为忆阻器D₇的逻辑值；当输入端(M_in1，M_in2)分别为逻辑(2,2)，开关S₁₇和S₁₈导通，输出忆阻器M_out输出为忆阻器D₈的逻辑值。