[发明专利]针对卷积神经网络最大池化层的池化器及池化加速电路

权利要求书

1.一种针对卷积神经网络最大池化层的池化器，其特征在于，包括第一选择器S1、第二选择器S2、比较器、常数寄存器和池化寄存器；

比较器的第一输入端输入池化窗口中的特征数据，第二输入端接入第一选择器S1的输出数据，通过比较得到的最大值输出到第二选择器S2；

第一选择器S1的第一输入端连接常数寄存器的输出端，第二输入端连接外部的池化缓存从中读取数据，第三输入端连接池化寄存器输出端；在外部指令的控制下，选择其中一个输入端的输入数据输出到比较器的第二输入端；

第二选择器S2的第一输出端作为池化最终结果输出端，第二输出端连接外部的池化缓存向其写入数据，第三输出端连接池化寄存器的输入端；在外部指令的控制下选择一个输出端将比较器的比较结果进行输出。

2.根据权利要求1所述的池化器，其特征在于，外部的控制单元根据当前池化层的配置信息，结合当前输入特征数据在特征图中的位置，确定输入特征数据在池化窗口中的位置；根据所述位置输出控制指令到第一选择器进行输入的选通控制，到第二选择器进行输出的选通控制，以实现对池化窗口的池化计算。

3.根据权利要求2所述的池化器，其特征在于，当输入的特征数据为池化窗口中的第一个数据时，控制单元控制第一选择器S1选通第一输入端，第二选择器S2选通第三输出端；

通过选择常数寄存器中的数据输出到比较器与所述数据比较，得到最大值通过第二选择器输出到池化寄存器。

4.根据权利要求2所述的池化器，其特征在于，当输入特征为池化窗口中每行的最后一个数据、且非整个池化窗口的最后一个数据时，控制单元控制第一选择器S1选通第三输入端，第二选择器S2选通第二输出端；

通过选择池化寄存器中的数据输出到比较器与所述数据比较，得到最大值作为该行的池化结果通过第二选择器S2输出到外部的池化缓存进行存储。

5.根据权利要求2所述的池化器，其特征在于，当输入特征为池化窗口每行的第一个数据、且非整个池化窗口的第一个数据时，控制单元控制第一选择器S1选通第二输入端，第二选择器S2选通第三输出端；

通过选择池化缓存中对应地址的数据与所述数据比较，得到最大值通过第二选择器S2输出到池化寄存器；所述池化缓存中对应地址的数据为事先存入池化缓存地址中的上一行的池化结果。

6.根据权利要求2所述的池化器，其特征在于，当输入特征为池化窗口的最后一个数时，控制单元控制第一选择器S1选通第三输入端，第二选择器S2选通第一输出端；

通过选择池化寄存器中的数据输出到比较器与所述数据比较，得到最大值作为该池化窗口的池化结果通过第二选择器S2输出到外部存储器进行存储。

7.根据权利要求2所述的池化器，其特征在于，当输入特征为池化窗口中非第一列和最后一列的数据时，控制单元控制第一选择器S1选通第三输入端，第二选择器S2选通第三输出端；

通过选择池化寄存器中的数据输出到比较器与所述数据比较，得到最大值通过第二选择器S2存入池化寄存器。

8.一种针对卷积神经网络最大池化层的池化加速电路，其特征在于，包括控制单元，池化器阵列和池化缓存；

所述池化器阵列中包括n个如权利要求1-7任一项所述的池化器；

所述控制单元与n个池化器连接，根据输入到每个池化器中特征数据在池化窗口中的位置，控制每个池化器的计算；

所述池化缓存与n个池化器连接，用于支持n个池化器的并行数据读、写。

9.根据权利要求8所述的池化加速电路，其特征在于，所述池化缓存对每个池化器中一行的池化中间结果进行缓存；池化缓存的深度大于等于W_max/S’，W_max为所支持的最大特征图宽度、S’为对应的池化步长。

10.根据权利要求8所述的池化加速电路，其特征在于，还包括数据排序调整器；

所述数据排序调整器将特征数据重排序，在计算时顺序加载；

特征数据的默认排序方式表示为Fin[N][Hin][Win]；

经数据排序调整器调整排序方式之后的特征数据为4维张量，Fin[N/n][Hin][Win][n]；其中，H_in为特征图的高度、W_in为特征图的宽度、N为特征图的通道数，n为池化器的个数；

并且4维张量的特征数据按照从低维到高维的顺序连续存储在外部DDR中，供池化加速电路计算时调用。