[发明专利]双沟槽碳化硅MOSFET结构和制造方法

说明书

本发明公开了双沟槽碳化硅MOSFET结构和制造方法，结构由多个元胞排列组成，每个元胞具有衬底和漂移层；漂移层上有栅极沟槽和源极沟槽，源极沟槽周围有N型空穴阻挡层和P+型屏蔽层，在源极沟槽中形成源极金属；在漂移层和N型空穴阻挡层顶部形成P型基区，在P型基区和P+型屏蔽层顶部形成N+型源区，N+型源区和源极金属之间等处具有欧姆接触金属层;在栅极沟槽的底面和内侧面等处形成栅极热氧化介质层，栅极热氧化介质层呈腔型，在腔型内形成栅极沉淀介质层和栅电极；栅电极和源极金属之间具有层间介质。该结构能够提高器件的栅极介质层可靠性，减小导通电阻，从而降低导通静态损耗，减小栅漏电容和栅极电荷，从而降低开关动态损耗。

技术领域

本发明涉及半导体领域，尤其涉及双沟槽碳化硅MOSFET结构和制造方法。

背景技术

碳化硅是一种第三代半导体材料，与第一代半导体材料硅相比，具有较大的禁带宽度、较大的临界击穿场强、较快的电子饱和漂移速度、较高的热导率。因此，碳化硅功率半导体器件，特别是碳化硅MOSFET，可以更好地工作在高温、高压、高频条件下，显著提升电力电子系统的能量效率，改善系统散热，缩减系统体积。

碳化硅MOSFET面临的一个关键挑战是在碳化硅/二氧化硅界面处存在界面态和陷阱电荷对电子的散射效应，导致沟道迁移率较低，导通电阻较大。对此，采用沟槽型碳化硅MOSFET结构可以消除平面型碳化硅MOSFET结构的JFET区域电阻，并可以在另一晶向提高沟道迁移率，还可以减小元胞尺寸、增大元胞密度，共同促进导通电阻减小。但沟槽型碳化硅MOSFET结构的栅极沟槽底部存在电场集中效应，导致临界击穿电压降低，栅极介质层存在可靠性问题。

为了解决这一问题，可以在栅极沟槽底部形成高掺杂的P+型屏蔽层，或者可以形成P型基区包裹栅极沟槽底部边缘的L型结构。这两种方法都能实现场强峰值位置的转移，但都会压缩电流从沟道流到漂移层的路径宽度，导致导通电阻增大。Rohm公司提出的双沟槽型碳化硅MOSFET结构可以较好地实现临界击穿电压和导通电阻之间的折衷，但栅极沟槽底部中间位置的电场集中效应依然较严重，且栅漏电容较高，限制了工作频率和系统效率的提高。因此，对碳化硅MOSFET的研究需要重点对击穿电压、导通电阻和栅漏电容进行综合考虑。

发明内容

本发明提供一种双沟槽碳化硅MOSFET结构和制造方法，该结构能够减小导通电阻，从而降低导通静态损耗，减小栅漏电容和栅极电荷，从而降低开关动态损耗，同时提高栅极介质层可靠性。

双沟槽碳化硅MOSFET结构，由多个元胞排列组成，每个所述元胞具有N++型衬底和N-型漂移层；在所述N-型漂移层上形成栅极沟槽和源极沟槽，在所述源极沟槽周围从下至上依次形成N型空穴阻挡层和P+型屏蔽层，所述N型空穴阻挡层高度不低于所述N-型漂移层，在所述源极沟槽中形成源极金属；在所述N-型漂移层和所述N型空穴阻挡层顶部形成P型基区，在所述P型基区和所述P+型屏蔽层顶部形成N+型源区，所述N+型源区和所述源极金属之间以及所述P+型屏蔽层和所述源极金属之间具有欧姆接触金属层;在所述栅极沟槽的底面和内侧面，以及所述N+型源区和所述P型基区内侧面，均形成栅极热氧化介质层，所述栅极热氧化介质层呈腔型，在所述腔型内从下至上形成栅极沉淀介质层和栅电极；所述栅电极和所述源极金属之间具有层间介质。

优选的，所述栅极热氧化介质层侧面的厚度等于底面的厚度。

优选的，所述栅极沉淀介质层的宽度等于所述栅电极的宽度。

优选的，所述N型空穴阻挡层的宽度小于所述P型基区的宽度。

优选的，所述N型空穴阻挡层的掺杂浓度比所述N-型漂移层的掺杂浓度至少大半个数量级；所述N型空穴阻挡层的掺杂浓度比所述P+型屏蔽层的掺杂浓度至少小一个数量级。

优选的，所述栅电极通过重掺杂多晶硅淀积形成。

优选的，在所述P+型屏蔽层上形成源极沟槽；所述栅极沟槽和所述源极沟槽深度均为1微米-2微米。