[发明专利]占空比校正电路及方法、晶振电路、电子设备

说明书

本发明提供了一种占空比校正电路及方法、晶振电路、电子设备，该占空比校正电路包括反相器链、第三反相器和反馈控制模块；反相器链包括反相器组，反相器组包括第一反相器、第二反相器、第一调节电路、第二调节电路，第一反相器的输出端连接第二反相器的输入端，第一调节电路连接第一反相器和反馈控制模块，第二调节电路连接第二反相器和反馈控制模块；第三反相器用于向反馈控制模块输出反相器链的输出信号的反相信号，反馈控制模块用于根据反相器链的输出信号输出第二电压信号以及根据第三反相器的输出信号输出第一电压信号。本发明的占空比校正电路有利于实现较好的稳定速度，且有利于降低电路占用面积和功耗。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种占空比校正电路及方法、晶振电路、电子设备。

背景技术

在目前的电子系统中，晶振电路作为参考时钟源，是一种不可或缺的电路模块。如图1所示，目前的晶振电路通常包括晶体振荡器、放大电路、方波转换电路，其工作原理大致如下：由晶体振荡器产生正弦波信号，经过放大电路放大后再由方波转换电路转换成方波信号。

但目前的晶振电路，由于受PVT(Process Voltage and Temperature，工艺、电压和温度)特性的影响，容易产生振荡幅度变化、电路工作点偏移等问题，进而容易导致晶振电路输出的方波信号的占空比发生变化，即造成晶振电路输出的方波信号的占空比较不稳定，难以直接用于高性能时钟系统设计。

公布号为CN110957998A的专利文献提供了一种精确校正时钟信号占空比的电路，该电路包括反相器链、延时单元、相位检测单元以及低通滤波器，通过反相器链调整输入信号的占空比，并通过延时单元、相位检测单元输出表征反相器链输出信号的占空比是否达到目标值的指示信号，该指示信号经过低通滤波器滤波后可以输出至反相器链中一PMOS管的栅极(该PMOS管连接在电源电压VDD与一反相器之间)，从而实现占空比的校准，但这种方式由于采用了延时单元，不仅占用面积较大，功耗较高，且不利于实现较好的校正速度，电路稳定时间较长。

发明内容

基于上述现状，本发明的主要目的在于提供一种占空比校正电路及方法、晶振电路、电子设备，有利于实现较好的稳定速度，且有利于降低电路占用面积和功耗。

为实现上述目的，本发明的技术方案提供了一种方波时钟信号的占空比校正电路，包括反相器链、第三反相器和反馈控制模块；

所述反相器链包括反相器组，所述反相器组包括第一反相器、第二反相器、第一调节电路、第二调节电路，所述第一反相器的输出端连接所述第二反相器的输入端，所述第一调节电路连接所述第一反相器和所述反馈控制模块，以根据所述反馈控制模块输出的第一电压信号调节所述第一反相器的输出信号，所述第一反相器的输出信号的占空比大小与所述第一电压信号的大小呈负相关，所述第二调节电路连接所述第二反相器和所述反馈控制模块，以根据所述反馈控制模块输出的第二电压信号调节所述第二反相器的输出信号，所述第二反相器的输出信号的占空比大小与所述第二电压信号的大小呈负相关；

所述第三反相器用于向所述反馈控制模块输出所述反相器链的输出信号的反相信号，所述反馈控制模块用于根据所述反相器链的输出信号输出所述第二电压信号以及根据所述第三反相器的输出信号输出所述第一电压信号，其中，所述第二电压信号的大小与所述反相器链的输出信号的占空比大小呈正相关，所述第一电压信号的大小与所述第三反相器的输出信号的占空比大小呈正相关。

进一步地，所述第一调节电路包括第一电流源和第二电流源，所述第一电流源连接所述第一反相器的电源端以调节所述第一反相器的上拉能力，所述第二电流源连接所述第一反相器的接地端以调节所述第一反相器的下拉能力，所述第一电流源的电流大小与所述第一电压信号的大小呈负相关，所述第二电流源的电流大小与所述第一电压信号的大小呈正相关；