[发明专利]一种RDMA性能测试系统、方法、装置及介质

说明书

本发明公开了一种RDMA性能测试系统、方法、装置及介质，包括FPGA，加速单元，RDMA处理单元，加速单元设置于FPGA中，用于在FPGA间需要进行数据交互时发起数据交互请求，RDMA处理单元设置于FPGA中，并与加速单元连接，用于在加速单元发起数据交互请求后实现FPGA间的数据交互，FPGA包括计时器，计时器与RDMA处理单元连接，用于FPGA间的进行数据交互时计时以确定RDMA性能。由此可见，本发明提供的技术方案，使用FPGA来实现RDMA功能，由于FPGA的处理节拍固定，进而使得内部数据读写延时固定，且FPGA的计时器精度高，进而提高了RDMA性能测试结果的稳定性及准确性。

技术领域

本发明涉及通信领域，特别是涉及一种RDMA性能测试系统、方法、装置及介质。

背景技术

在大数据时代背景下，数据传输往往需要加速资源池进行联合加速计算，数据在不同加速卡间进行传输时，通常使用远程直接数据存取(Remote Direct Memory Access，简称RDMA)技术实现数据的传输，RDMA可以在CPU不参与的情况下完成对数据的存取及传输，降低网络传输延时，因此，对RDMA产品的新能测试对数据传输来说至关重要，测试方法及工具不仅要考虑测试的简便性，更要考虑测试结果的稳定性及准确性。

目前，RDMA性能测试有PerfTest，qperf等工具，对RDMA延时性能进行测试时，本地主机发起发送固定字节大小的RDMA请求，记录发送时刻时间和收到应答时间，根据发送时刻时间和收到应答时间计算确定延时时间。通过PerfTest或qperf对RDMA的性能进行测试时，由于RDMA产品使用的buffer通常为DDR SDRAM，而DDR SDRAM的单次延时是不固定的，此外，基于Linux系统的时间计数器的精度通常较低，所以测试RDMA性能时，测试结果抖动大，即测试结果不稳定。通过PerfTest对RDMA性能进行测试时，测试结果往往最大延时和最小延时相差很大，有非常大的抖动。

由此可见，如何提高RDMA性能测试结果的稳定性及准确性，是本领域技术人员亟待解决的问题。

发明内容

本发明的目的是提供一种RDMA性能测试系统、方法、装置及介质，通过使用FPGA来实现RDMA功能，依靠FPGA内部的BRAM或URAM作为buffer，处理节拍固定，延时低。此外，FPGA内部计时器稳定且精度高，进而提升RDMA的性能测试结果的稳定性。

为解决上述技术问题，本发明提供一种RDMA性能测试系统，包括FPGA，加速单元，RDMA处理单元；

所述加速单元设置于所述FPGA中，用于发起所述FPGA间的数据交互请求；

所述RDMA处理单元设置于所述FPGA中，并与所述加速单元连接，用于在所述加速单元发起所述数据交互请求后实现所述FPGA间的数据交互；

所述FPGA包括计时器，所述计时器与所述RDMA处理单元连接，用于所述FPGA间的数据交互时计时以确定RDMA性能。

为了解决上述技术问题，本发明还提供了一种RDMA性能测试方法，应用于所述的RDMA性能测试系统，包括：

获取加速单元发出的数据交互指令；

依据所述数据交互指令控制计时器计时以确定RDMA性能。

优选地，所述依据所述数据交互指令控制计时器计时以确定RDMA性能包括：

在获取所述数据交互指令后，控制所述计时器清零；

根据预设传输频率进行数据交互；

每隔第一预设时间，控制所述计时器停止计时以获取当前延时时间，并存储至寄存器以便于确定所述RDMA性能。

优选地，在所述获取加速单元发出的数据交互指令之后还包括：