[发明专利]动态随机存取内存结构

说明书

本发明公开了一种动态随机存取内存结构，包含衬底，复数个接触结构，位于所述衬底上，一组第一图案位于所述接触结构上方，其中所述第一图案包含有复数条第一曲线图案，以及一组第二图案与所述第一图案位于同一平面，其中所述第二图案包含有复数条第二曲线图案，其中从一上视图来看，所述复数条第一曲线图案与所述复数条第二曲线图案相互交叉。

本申请是申请号为202010469714.2、申请日为2020年05月28日、发明名称为“动态随机存取内存结构”的分案申请。

技术领域

本发明涉及一种半导体结构，尤其是一种具有筝型的存储点接触垫的动态随机存取内存结构。

背景技术

由于半导体组件朝向高密度化发展，单元面积内的组件尺寸不断减小。半导体组件因其尺寸小，功能多和/或制造成本低而广泛用于电子工业。半导体组件分为储存逻辑数据的半导体组件，操作、处理逻辑数据操作的半导体逻辑组件，或是同时具有半导体储存组件的功能和半导体逻辑组件和/或其他半导体组件功能的混合半导体组件。

半导体组件通常可以包括垂直堆叠的图案，和将堆叠的图案彼此电连接的接触插塞。随着半导体组件高度密集化，图案之间的空间和/或图案与接触插塞之间的空间逐渐减小，因此将增加图案之间和/或图案与接触插塞之间的寄生电容。寄生电容可能导致半导体组件的性能劣化(例如，降低操作速度)。

发明内容

本发明提供一种半导体结构，尤其是一种具有筝型的存储点接触垫的动态随机存取内存结构。藉由设计筝型的存储点接触垫，可以更容易连接其他组件(例如存储点接触或是电容)，提高半导体结构的效能与制作良率。

根据一实施例，本发明提供一种半导体结构，包含衬底，复数个接触结构，位于所述衬底上，一组第一图案位于所述接触结构上方，其中所述第一图案包含有复数条第一曲线图案，以及一组第二图案与所述第一图案位于同一平面，其中所述第二图案包含有复数条第二曲线图案，其中从一上视图来看，所述复数条第一曲线图案与所述复数条第二曲线图案相互交叉。

可选的，其中从一上视图看，包含有复数个存储点接触垫，其中每一个存储点接触垫均为一筝型图案。

可选的，其中任一所述筝型图案的所述存储点接触垫，是由任意两条相邻的第一曲线图案与任意两条相邻的第二曲线图案包围所形成。

可选的，其中所述筝型图案包含有两个长边与两个短边，其中所述两长边长度相同且彼此相邻，其中所述两短边长度也相同且彼此相邻。

可选的，其中所述复数个筝型图案的所述存储点接触垫之中，部分的所述筝型图案的所述存储点接触垫是正向排列，其余的所述筝型图案的所述存储点接触垫是逆向排列。

可选的，其中所述正向排列的所述筝型图案的所述存储点接触垫与所述逆向排列的所述筝型图案的所述存储点接触垫，在所述平面图上互为180度旋转。

可选的，其中各第一曲线图案是一折线图案，各第二曲线图案也是一折线图案。

可选的，其中所述折线图案是由复数个短线图案所串连组成，其中任意两相邻的所述短线图案之间的夹角大于90度。

可选的，更包含有一主动区位于所述衬底中，其中所述接触结构电性连接所述主动区。

可选的，更包含有至少一条位线(bit line)位于所述衬底上，其中所述位线位于两相邻的所述接触结构之间。

本实施例中把存储点接触垫设计成筝型，因此存储点接触垫与接触结构之间的重叠面积更大。此外，由于第一曲线图案与第二曲线图案都设计成曲线或折线，因此在第一曲线图案与第二曲线图案交界处的长度也较长，代表后续填入的绝缘层，可以更有效地电性隔绝相邻的存储点接触垫，避免短路。

附图说明