[发明专利]静态随机存取存储器的布局图案

说明书

本发明提供一种静态随机存取存储器的布局图案，至少包含一PU1(第一上拉晶体管)、一PU2(第二上拉晶体管)、一PD1A(第一下拉晶体管)、一PD1B(第二下拉晶体管)、一PD2A(第三下拉晶体管)、一PD2B(第四下拉晶体管)、一PG1A(第一存取晶体管)、一PG1B(第二存取晶体管)、一PG2A(第三存取晶体管)、一PG2B(第四存取晶体管)位于该基底上，其中该PD1A与该PD1B相互并联，该PD2A与该PD2B相互并联，其中该多个栅极结构中包含有一第一J状栅极结构，且该第一J状栅极结构为一体成形的结构。

技术领域

本发明涉及一种静态随机存取存储器(static random access memory，SRAM)，尤其是涉及一种提高下拉晶体管(pull-down transistor，PD)效能的静态随机存取存储器(SRAM)的布局图案。

背景技术

在一嵌入式静态随机存取存储器(embedded static random access memory,embedded SRAM)中，包含有逻辑电路(logic circuit)和与逻辑电路连接的静态随机存取存储器。静态随机存取存储器本身属于一种易失性(volatile)的存储单元(memory cell)，亦即当供给静态随机存取存储器的电力消失之后，所存储的数据会同时抹除。静态随机存取存储器存储数据的方式是利用存储单元内晶体管的导电状态来达成，静态随机存取存储器的设计是采用互耦合晶体管为基础，没有电容器放电的问题，不需要不断充电以保持数据不流失，也就是不需作存储器更新的动作，这与同属易失性存储器的动态随机存取存储器(Dynamic Random Access Memory,DRAM)利用电容器带电状态存储数据的方式并不相同。静态随机存取存储器的存取速度相当快，因此有在计算机系统中当作快取存储器(cache memory)等的应用。

然而随着制作工艺线宽与曝光间距的缩减，现今SRAM元件的制作难以利用现有的架构曝出所要的图案。因此如何改良现有SRAM元件的架构来提升曝光的品质即为现今一重要课题。

发明内容

本发明提供一种静态随机存取存储器(SRAM)的布局图案，至少包含多个鳍状结构位于一基底上，多个栅极结构位于该基底上，其中该多个栅极结构跨越该多个鳍状结构，构成一PU1(第一上拉晶体管)、一PU2(第二上拉晶体管)、一PD1A(第一下拉晶体管)、一PD1B(第二下拉晶体管)、一PD2A(第三下拉晶体管)、一PD2B(第四下拉晶体管)、一PG1A(第一存取晶体管)、一PG1B(第二存取晶体管)、一PG2A(第三存取晶体管)、一PG2B(第四存取晶体管)位于该基底上，其中该PD1A与该PD1B相互并联，该PD2A与该PD2B相互并联，其中该多个栅极结构中包含有一第一J状栅极结构，该第一J状栅极结构跨越一部分该些鳍状结构，并构成该PU1、该PD1A与该PD1B，该第一J状栅极结构包含有一长边结构、一短边结构以及一连接结构，且该第一J状栅极结构为一体成形的结构。

本发明在不增加额外制作工艺的情况下，制作出弯曲形状的栅极结构，可以有效地利用元件的面积，并且降低单位面积内，可能产生的应力不均的问题，缩减元件的尺寸并且提高元件稳定度。

附图说明

图1为本发明静态随机存取存储器中一组静态随机存取存储器(SRAM)存储单元的电路图；

图2～图4为本发明一优选实施例的一静态随机存取存储器的布局图；

图5为图4中沿着剖面线A-A’所得的剖面结构示意图。

主要元件符号说明

10:基底

100:静态随机存取存储器单元

F:鳍状结构

G:栅极结构

G1:栅极结构

G2:栅极结构