[发明专利]包括PIPE5到PIPE4转换器的系统及其方法在审
| 申请号: | 202111578272.6 | 申请日: | 2021-12-22 |
| 公开(公告)号: | CN115203099A | 公开(公告)日: | 2022-10-18 |
| 发明(设计)人: | 毛金良 | 申请(专利权)人: | 爱思开海力士有限公司 |
| 主分类号: | G06F13/40 | 分类号: | G06F13/40 |
| 代理公司: | 北京路浩知识产权代理有限公司 11002 | 代理人: | 赵赫;王璇 |
| 地址: | 韩国*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 包括 pipe5 pipe4 转换器 系统 及其 方法 | ||
1.一种系统,包括:
高速PCIPIPE5控制器的物理接口,即PCIe PIPE5控制器的物理接口,包括多个媒体接入控制寄存器即多个MAC寄存器;
PIPE4装置;以及
转换器,包括通过消息总线接口联接到所述PIPE5控制器的第一接口、通过PCIe链路联接到所述PIPE4装置的第二接口以及多个物理寄存器即多个PHY寄存器,
其中,当从所述PIPE5控制器接收到第一消息总线接口信号时,所述第一接口基于所述第一消息总线接口信号在所述多个PHY寄存器之中找到目标PHY寄存器,并且所述第二接口生成与所述目标PHY寄存器相关联的第一链路接口信号并将所述第一链路接口信号输出到所述PIPE4装置,并且
其中,当从所述PIPE4装置接收到第二链路接口信号时,所述第一接口基于所述第二链路接口信号在所述多个MAC寄存器之中找到目标MAC寄存器,并且基于所述第二链路接口信号来输出第二消息总线接口信号以写入所述目标MAC寄存器。
2.根据权利要求1所述的系统,其中所述第一消息总线接口信号和所述第二消息总线接口信号分别包括所述目标PHY寄存器和所述目标MAC寄存器的地址。
3.根据权利要求1所述的系统,其中所述第一链路接口信号包括由所述目标PHY寄存器的内容指示的至少一个信号。
4.根据权利要求1所述的系统,其中所述第一接口响应于所述第一消息总线接口信号而将消息总线响应传输到所述PIPE5控制器。
5.根据权利要求1所述的系统,其中所述第二链路接口信号包括待写入所述目标MAC寄存器的数据,并且所述第二消息总线接口信号包括所述目标MAC寄存器的数据和地址。
6.根据权利要求1所述的系统,其中所述第一接口符合PIPE规范版本5.0,并且所述第二接口符合PIPE规范版本4.0。
7.根据权利要求1所述的系统,其中所述PIPE4装置包括用于模拟和验证的测试装置。
8.一种联接高速PCI PIPE5控制器与PIPE4装置的方法,即联接PCIe PIPE5控制器与PIPE4装置的方法,所述方法包括:
提供转换器,所述转换器包括通过消息总线接口联接到所述PIPE5控制器的第一接口、通过PCIe链路联接到所述PIPE4装置的第二接口以及多个物理寄存器即多个PHY寄存器,所述PIPE5控制器包括多个媒体接入控制寄存器即多个MAC寄存器;
当从所述PIPE5控制器接收到第一消息总线接口信号时,执行第一操作;并且
当从所述PIPE4装置接收到第二链路接口信号时,执行第二操作,
其中所述第一操作包括:
通过所述第一接口,基于所述第一消息总线接口信号在所述多个PHY寄存器之中找到目标PHY寄存器;并且
通过所述第二接口,生成与所述目标PHY寄存器相关联的第一链路接口信号并将所述第一链路接口信号输出到所述PIPE4装置,并且
其中所述第二操作包括:
通过所述第一接口,基于所述第二链路接口信号在所述多个MAC寄存器之中找到目标MAC寄存器;并且
通过所述第一接口,基于所述第二链路接口信号来输出第二消息总线接口信号以写入所述目标MAC寄存器。
9.根据权利要求8所述的方法,其中所述第一消息总线接口信号和所述第二消息总线接口信号分别包括所述目标PHY寄存器和所述目标MAC寄存器的地址。
10.根据权利要求8所述的方法,其中所述第一链路接口信号包括由所述目标PHY寄存器的内容指示的至少一个信号。
11.根据权利要求8所述的方法,进一步包括:
通过所述第一接口,响应于所述第一消息总线接口信号而将消息总线响应传输到所述PIPE5控制器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111578272.6/1.html,转载请声明来源钻瓜专利网。





