[发明专利]一种带正负计算的存内计算单元、阵列及装置

说明书

本发明涉及一种带正负计算的存内计算单元、阵列及装置，存内计算单元包括：符号位计算单元和4个数据位计算单元；符号位计算单元包括6T SRAM存储单元、开关管M8和开关管M9；开关管M8的第一端和6T SRAM存储单元内的连接点Q连接，开关管M9的第一端和6T SRAM存储单元内的连接点Q'连接，开关管M8的第二端和开关管M9的第二端连接；开关管M8的第二端和开关管M9的第二端用于输出第三符号；开关管M8的第三端用于输入第一符号，开关管M9的第二端用于输入第二符号。本发明对带符号的输入数据计算，能有效的提高利用率。

技术领域

本发明涉及存内计算技术领域，特别是涉及一种带正负计算的存内计算单元、阵列及装置。

背景技术

深度卷积神经网络（DCNNs）在人工智能等领域发展迅速，随着它的逐步发展，需要越来越多地考虑尺寸的大小、效率、能耗等方面的问题。传统的计算过程中，权重是在存储器和运算单元之间移动作用的，这不符合低功耗的要求。内存计算（IMC）对DCNN加速越来越有吸引力。传统的存算芯片多采用电压或者电平进行计算，无法实现对带符号的输入数据进行计算。

发明内容

本发明的目的是提供一种带正负计算的存内计算单元、阵列及装置，以实现对带符号的输入数据进行计算。

为实现上述目的，本发明提供了一种带正负计算的存内计算单元，所述存内计算单元包括：

符号位计算单元和4个数据位计算单元；

所述符号位计算单元包括6T SRAM存储单元、开关管M8和开关管M9；开关管M8的第一端和6T SRAM存储单元内的连接点Q连接，开关管M9的第一端和6T SRAM存储单元内的连接点Q'连接，开关管M8的第二端和开关管M9的第二端连接；开关管M8的第二端和开关管M9的第二端用于输出第三符号；开关管M8的第三端用于输入第一符号，开关管M9的第二端用于输入第二符号；所述第一符号为数据符号wlp；所述第二符号为权重符号wln；所述第三符号为数据符号wlp与权重符号wln计算后输出的符号Sign；

第i个数据位计算单元包括6T SRAM存储单元和开关管M7；开关管M7的第一端与6TSRAM存储单元内的连接点Q'连接，开关管M7的第二端用于输入脉冲信号In，开关管M7的第三端用于输出计算后的脉冲信号Rbli；其中，i为大于或等于1，且小于或等于4的正整数。

可选地，所述6T SRAM存储单元包括：

开关管M1、开关管M2、开关管M5、开关管M6、开关管M3和开关管M4；

开关管M1的第一端和开关管M2的第一端均与电源VDD连接，开关管M1的第二端、开关管M5的第二端、开关管M2的第三端和开关管M6的第三端均与Q'点连接，开关管M2的第二端、开关管M6的第二端、开关管M1的第三端和开关管M5的第三端均与Q点连接，开关管M5的第一端和开关管M6的第一端均与公共端VSS连接，开关管M3的第二端和开关管M4的第二端均与字线连接，开关管M3的第三端与Q点连接，开关管M3的第一端与位线连接，开关管M4的第一端与Q'点连接，开关管M4的第三端与反位线连接。

本发明还提供一种带正负计算的存内计算阵列，所述阵列包括：

B个上述存内计算单元和4个电容均压单元；

第i个存内计算单元包括：1个字线输入端、5个位线输入端、5个反位线输入端、1个符号输出端、1个数据输入端和4个脉冲信号输出端；所述字线输入端用于输入字线WLi-1，第j个位线输入端用于输入位线BLj，第j个反位线输入端用于输入第j个反位线BLBj，所述符号输出端用于输出符号Sign，所述数据输入端用于输入原始数据，第k个脉冲信号输出端用于输出计算后的脉冲信号Rblk；其中，j为大于或等于1，且小于或等于5的正整数；k为大于或等于1，且小于或等于4的正整数，所述原始数据包括数据符号wlp、权重符号wln和脉冲信号In；