[发明专利]氧化铟锡垂直型环栅场效应晶体管及其制备方法

说明书

本发明公开了一种氧化铟锡垂直型环栅场效应晶体管及其制备方法。所述场效应晶体管为垂直型环栅结构，包括绝缘衬底，在绝缘衬底上由下至上依次层叠漏电极、大高宽比的氧化铟锡沟道层和源电极，其中氧化铟锡沟道层被高κ栅介质层和栅电极环绕包覆，形成环栅结构。氧化铟锡沟道由环栅包围，栅控能力增强，能更好地抑制短沟道效应，进一步推进工艺节点，并且相比于平面型环栅在栅长及源漏接触面积上的限制更小，其整体工艺热预算在300℃以内，可进行三维堆叠，因此有效提升了集成密度。

技术领域

本发明属于半导体器件技术领域，具体涉及一种氧化铟锡垂直型环栅场效应晶体管及其制备方法。

背景技术

随着晶体管尺寸越来越小，MOSFET的短沟道效应愈加严重，阻碍了器件特征尺寸的进一步缩小。为了抑制短沟道效应，延续摩尔定律，研究者们提出多种解决方案，如FinFET和双栅、三栅、π型栅、S型栅、Ω型栅、环栅等多栅结构器件。随着新的工艺节点推进至纳米量级，需要增加Fin结构的高宽比来提高器件性能，由于自身材料的内部应力，使Fin难以维持直立状态，这给微纳加工工艺带来了新的挑战。在多栅结构器件中，环栅场效应晶体管(GAAFET)以其更优秀的栅控能力以及与Fin FET制造工艺技术的兼容性，已成为FinFET结构最有竞争力的替代者。环栅场效应晶体管的沟道材料有纳米线、纳米管以及纳米片等，均面临着材料制备以及器件制造工艺难度大的难题。近年来的研究表明，ITO晶体管可以更好得克服短沟道效应。而且，ITO的材料制备工艺完全与现有主流的薄膜生长工艺兼容，ITO GAA FET的器件制备工艺与CMOS工艺亦完全兼容，因此ITO将是大规模量产GAAFET的最具潜力的半导体沟道材料。GAA FET根据沟道的取向，可分为平面型结构和垂直型结构。前者可以通过在垂直方向上多层堆叠沟道提高单位有源面积的驱动电流。后者由于采用大高宽比的沟道材料，单个器件占有面积较小，在提升集成密度上的潜力更大。

发明内容

本发明的目的在于提供一种氧化铟锡垂直型环栅场效应晶体管及其制备方法，其中沟道材料为氧化铟锡，沟道全部由栅极包围，栅介质采用高κ材料，具有优异的栅控能力，可以更好得抑制短沟道效应。

具体的，本发明的技术方案是：一种场效应晶体管，为垂直型环栅结构，包括绝缘衬底，在绝缘衬底上由下至上依次层叠漏电极、大高宽比的氧化铟锡沟道层和源电极，其中氧化铟锡沟道层被高κ栅介质层和栅电极环绕包覆，形成环栅结构。

进一步的，上述场效应晶体管在栅电极和源电极之间设置隔离层，防止二者连接短路。所述隔离层优选为低κ介质材料，可以采用SiO₂或SiN_x绝缘材料。

上述场效应晶体管中，所述绝缘衬底可以是表面为二氧化硅层的高阻硅衬底，也可以采用高阻硅、碳化硅、金刚石、蓝宝石衬底等其他绝缘衬底。

上述场效应晶体管中，所述氧化铟锡沟道层的高宽比优选为3:1～8:1，厚度(即高度)优选为5～50nm。

上述场效应晶体管中，所述漏电极和源电极优选为Ni/Au金属复合层电极，以及Au、Ni/Pt。

上述场效应晶体管中，所述高κ栅介质层为高κ介质材料，例如HfO₂、HfSiO₄、Si₃N₄、La₂O₅、ZrO₂等。环绕氧化铟锡沟道层的栅介质层的厚度(即沟道与栅电极的间距)优选为2-10nm。

上述场效应晶体管中，所述栅电极的材料优选为W、Au、Pt、TiN、Ni。

本发明还提供了上述场效应晶体管的制备方法，包括以下步骤：

1)清洗绝缘衬底；

2)在绝缘衬底上制备漏电极；

3)在漏电极上制备大高宽比的氧化铟锡沟道层；