[发明专利]基于FPGA的数据流处理方法、装置及PG设备

说明书

本发明公开了一种基于FPGA的数据流处理方法、装置及PG设备，通过获取第一图像数据流、视频时序信号和待测显示模组每像素时钟的采样像素数量；将第一图像数据流转换为每像素时钟周期传输第一位宽的第二图像数据流，其中，第一位宽根据预设最大采样像素数量和预设最大色深确定；将第二图像数据流经过与采样像素数量相等数量的传输通道，以转换成第三图像数据流，第三图像数据流为每像素时钟周期传输采样像素数量的并行图像数据流；将第三图像数据流中的每条图像数据流与视频时序信号进行同步，得到并行视频数据流，使得并行视频数据流不仅适用于最大位宽的待测显示模组，还可以向下兼容其他类型的待测显示模组，具有较好的兼容性。

技术领域

本发明涉及数据处理技术领域，具体涉及一种基于FPGA的数据流处理方法、装置及PG设备。

背景技术

随着显示技术的发展，显示模组的应用越来越多。在显示模组的生产测试环节，通常需要将图像数据发送至待测显示模组上进行显示，以检测待测显示模组是否存在显示问题。

现有技术中通常在现场可编程门阵列(Field Programmable Gate Array，FPGA)中设置缓存模块、三原色(Red Green Blue，RGB)时序产生模块及图像输出接口模块，在FPGA接收到上位机发送的点亮指令时，读取原始图像数据，将原始图像数据存储至缓存模块，RGB时序产生模块生成显示图像所需要的时序同步信号，并将时序同步信号和缓存模块中的原始图像数据进行结合，得到视频数据，再将视频数据通过图像输出接口模块输出至待测显示模组对应的显示接口，如常见的低电压差分信号(Low-Voltage DifferentialSignaling，LVDS)接口、V-by-one接口等。由于不同的待测显示模组的通道数、色深等参数不同，该方案仅适用一种型号的待测显示模组，兼容性较差。

发明内容

本发明的目的是提供一种基于FPGA的数据流处理方法、装置及PG设备，旨在解决现有技术中FPGA处理图像数据流时只适用一种型号的待测显示模组，兼容性较差的问题。

为了实现上述目的，本发明第一方面提供一种基于FPGA的数据流处理方法，包括：

获取步骤：获取第一图像数据流、视频时序信号和待测显示模组每像素时钟的采样像素数量；

第一转换步骤：将第一图像数据流转换为每像素时钟周期传输第一位宽的第二图像数据流，其中，第一位宽根据预设最大采样像素数量和预设最大色深确定；

第二转换步骤：将第二图像数据流经过与采样像素数量相等数量的传输通道，以转换成第三图像数据流，其中，第三图像数据流为每像素时钟周期传输采样像素数量的并行图像数据流；

同步步骤：将第三图像数据流中的每条图像数据流与视频时序信号进行同步，得到并行视频数据流。

可选地，获取步骤中，还包括：

获取子步骤：获取原始图像数据流和配置信息；

处理子步骤：根据配置信息中的十字光标配置信息对原始图像数据流进行处理，以生成原始图像带有十字光标的第一图像数据流；或，根据配置信息中的十字光标配置信息和单色画面配置信息对原始图像数据流进行处理，以生成单色画面带有十字光标的第一图像数据流；或，根据配置信息中的单色画面配置信息对原始图像数据流进行处理，以生成单色画面的第一图像数据流。

可选地，第一转换步骤中，包括：

将第一图像数据流转换成第二位宽的图像数据流，并保存在缓存中；其中，第二位宽为缓存的最大位宽；

从缓存中读取该第二位宽的图像数据流，并转换为每像素时钟周期传输第一位宽的第二图像数据流。

可选地，获取步骤中，还包括：

获取解析测试文件包得到的配置文件中的配置参数；