[发明专利]SRAM存储器及其写入子电路、读出子电路以及控制方法

权利要求书

1.一种SRAM存储器的写入子电路，其特征在于，包括：输入信号端、选择信号端、第一使能信号端、第一输出信号端和第二输出信号端；被配置为在所述选择信号端和所述第一使能信号端的控制下，将所述输入信号端提供的输入信号从所述第一输出信号端输出，将反相后的所述输入信号从所述第二输出信号端输出。

2.根据权利要求1所述的SRAM存储器的写入子电路，其特征在于，还包括：第一电源电压信号端、第一二极管、第二二极管，所述第一二极管和所述第二二极管被配置为在所述第一电源电压信号端的控制下稳定所述输入信号向所述第一输出信号端和所述第二输出信号端传输。

3.根据权利要求2所述的SRAM存储器的写入子电路，其特征在于，还包括：复位信号端；还被配置为在所述复位信号端和所述第一电源电压信号端的控制下，对所述第一输出信号端和所述第二输出信号端复位。

4.根据权利要求1或2所述的SRAM存储器的写入子电路，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管和反相器；

所述第一晶体管的栅极与所述第一使能信号端相耦接，第一极与所述输入信号端相耦接，第二极与所述第三晶体管的第一极相耦接；

所述第二晶体管的栅极与所述第一使能信号端相耦接，第一极与所述反相器的输出端相耦接，第二极与所述第四晶体管的第一极相耦接；

所述第三晶体管的栅极与所述选择信号端相耦接，第二极与所述第一输出信号端相耦接；

所述第四晶体管的栅极与所述选择信号端相耦接，第二极与所述第二输出信号端相耦接；

所述反相器的输入端与所述输入信号端相耦接。

5.根据权利要求4所述的SRAM存储器的写入子电路，其特征在于，在所述写入子电路包括第一电源电压信号端、第一二极管和第二二极管的情况下，所述第一二极管的输入端与所述第一晶体管的第二极相耦接，输出端与所述第一电源电压信号端相耦接；所述第二二极管的输入端与所述第二晶体管的第二极相耦接，输出端与所述第一电源电压信号端相耦接。

6.根据权利要求3所述的SRAM存储器的写入子电路，其特征在于，还包括：第五晶体管和第六晶体管；

所述第五晶体管的栅极与所述复位信号端相耦接，第一极与所述第一电源电压信号端相耦接，第二极与所述第一输出信号端相耦接；

所述第六晶体管的栅极与所述复位信号端相耦接，第一极与所述第一电源电压信号端相耦接，第二极与所述第二输出信号端相耦接。

7.一种SRAM存储器的读出子电路，其特征在于，包括：第一电源电压信号端、第二电源电压信号端、第二使能信号端、第二栅极驱动信号端、第三栅极驱动信号端、第三输出信号端和第四输出信号端；被配置为在所述第一电源电压信号端和所述第二使能信号端的控制下将所述第三输出信号端和所述第四输出信号端的电位拉高至所述第一电源电压信号端所提供的第一电源电压信号，以及在所述第二栅极驱动信号端、所述第三栅极驱动信号端、所述第二使能信号端和所述第二电源电压信号端的控制下从所述第三输出信号端和所述第四输出信号端输出不同电位的信号。

8.根据权利要求7所述的SRAM存储器的读出子电路，其特征在于，还包括：数据锁存单元，所述数据锁存单元被配置为锁存所述第三输出信号端和所述第四输出信号端输出的信号。