[发明专利]高速MOSFET半桥栅驱动电路

权利要求书

1.高速MOSFET半桥栅驱动电路，其特征是，包括：输入接收电路(1)、死区时间产生电路(2)、低侧延时电路(3)、低侧输出驱动电路(4)、振荡器电路(5)、电荷泵电路(6)、低延时高压电平移位电路(7)和高侧输出驱动电路(8)；低压数字输入信号HI和HI首先进入输入接收电路(1)进行信号电平判别和逻辑电平高压转换，分别得到中压信号H和L连接到死区时间产生电路(2)的输入端；死区时间产生电路(2)根据中压信号H得到高侧差分输入数据HIP和HIN连接到低延时高压电平移位电路(7)，死区时间产生电路(2)根据中压信号L得到低侧差分输入数据LIP和LIN连接到低侧延时电路(3)；高侧差分输入数据HIP和HIN进入低延时高压电平移位电路(7)得到低电位浮动的高侧驱动数据DinH，DinH连接到高侧输出驱动电路(8)，经驱动放大得到具有较大驱动能力的高侧输出信号HO；低侧差分输入数据LIP和LIN进入低侧延时电路(3)得到低侧驱动数据DinL，连接到低侧输出驱动电路(4)，经驱动放大得到具有较大驱动能力的低侧输出信号LO；所述输入接收电路(1)、死区时间产生电路(2)、低侧延时电路(3)、低侧输出驱动电路(4)、振荡器电路(5)、电荷泵电路(6)的电源电压均为VCC，振荡器电路(5)产生互补时钟CLK和CLKB，提供给电荷泵电路(6)产生高侧电源Hb，高侧电源Hb与浮动地SW之间的电压差为VCC，作为高侧输出驱动电路(8)的电源电压；

所述低侧输出驱动电路(4)和高侧输出驱动电路(8)为电路结构完全相同的高效率输出驱动电路，它们的驱动能力受控制信号Dctrl控制；所述低延时高压电平移位电路(7)需要同时使用低压地VSS和浮动地SW两组地电位，所述高侧输出驱动电路(8)只需要使用浮动地SW，输入接收电路(1)、死区时间产生电路(2)、低侧延时电路(3)和低侧输出驱动电路(4)共同使用低压地VSS。

2.根据权利要求1所述的高速MOSFET半桥栅驱动电路，其特征是，所述低延时高压电平移位电路(7)包括：高压LDMOS晶体管MD1、高压LDMOS晶体管MD2、保护二极管D1、保护二极管D2、电阻R3、电阻R4、电阻R1、电阻R2、耦合MOS管M1、耦合MOS管M2、速度增强晶体管Me1、速度增强晶体管Me2、误差迟滞过滤电路(71)和信号翻转检测电路(72)；

其中，高压LDMOS晶体管MD1和高压LDMOS晶体管MD2的源端接低压地VSS；高压LDMOS晶体管MD1的漏端同时连接到耦合MOS管M1的源端、保护二极管D1的阳极、电阻R3的下端和耦合MOS管M2的栅端；高压LDMOS晶体管MD2的漏端同时连接到耦合MOS管M2的源端、保护二极管D2的阳极、电阻R4的下端和耦合MOS管M1的栅端；耦合MOS管M1的漏端连接到电阻R1的上端，还连接到误差迟滞过滤电路(71)的数据输入P端LSP和速度增强晶体管Me2的漏端；耦合MOS管M2的漏端连接到电阻R2的上端，还连接到误差迟滞过滤电路(71)的数据输入N端LSN和速度增强晶体管Me1的漏端；电阻R1和电阻R2的下端接浮动地SW；误差迟滞过滤电路(71)的输出为驱动数据DinH，DinH同时还作为信号翻转检测电路(72)的输入信号；信号翻转检测电路(72)的2个输出端分别连接速度增强晶体管Me1和速度增强晶体管Me2的栅端；保护二极管D1的阴极、保护二极管D2的阴极、电阻R3的上端、电阻R4的上端、速度增强晶体管Me1的源端和速度增强晶体管Me2的源端均连接到高压电源电压。