[发明专利]阵列基板及显示面板

说明书

本申请涉及一种阵列基板及显示面板。该阵列基板包括：衬底、位于衬底一侧的第一金属层以及位于第一金属层远离基板一侧的第二金属层，所述第一金属层用于设置时钟信号线，所述第二金属层用于设置栅极线，所述时钟信号线和所述栅极线交叠设置，且在所述交叠处的所述栅极线跨越所述时钟信号线，在交叠处的栅极线在衬底上正投影的宽度为第一宽度，在非交叠处的栅极线在衬底上正投影的宽度为第二宽度；其中，第一宽度大于或等于第二宽度，从而在栅极线沉积形成的时候，降低因金属下沉造成的栅极线的各位置的阻值不均匀的情况发生，使得栅极线各处的阻值相对均匀，跨线处的电流不会发生跳变，从而防止跨线处炸伤，大大提升显示面板的显示效果。

技术领域

本申请涉及显示技术领域，特别是涉及一种阵列基板及显示面板。

背景技术

随着显示技术的发展，液晶显示器(Liquid Crystal Display，简称LCD)被广泛地应用于各种消费性电子产品，成为显示器件中的主流。

薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)自身具有体积小、功耗低、无辐射等特点，在所有液晶显示器中占据了主导地位，并且消费者对其提出了更高的要求。

其中，高频的GOA(Gate driver On Array，即将栅极线设置在阵列基板上)型薄膜晶体管液晶显示器的栅极线与时钟信号线的跨线方式是栅极线爬坡时钟信号线，在爬坡处存在由于栅极线沉积后的产生下沉效应，导致爬坡处的栅极线的线路宽度会小于其他位置的栅极线的线路宽度。因此，栅极线的阻值便呈现渐变的趋势，不同路段的电流值存在突变，若栅极线和时钟信号线之间的无机膜层膜质不佳，跨线位置容易产生炸伤，电极击穿无机膜，导致栅极线和时钟信号线之间发生短路，大大影响产品的显示效果。

发明内容

本申请旨在提供一种阵列基板及显示面板，该阵列基板包括交叠设置的多条时钟信号线和多条栅极线，且在交叠处的栅极线在衬底上的正投影宽度大于或等于在非交叠处的栅极线在衬底上的正投影宽度，从而可以防止跨线位置产生炸伤，提升产品的视觉效果。

第一方面，本申请实施例提出了一种阵列基板，衬底、位于所述衬底一侧的第一金属层以及位于所述第一金属层远离所述基板一侧的第二金属层，所述第一金属层用于设置时钟信号线，所述第二金属层用于设置栅极线，所述时钟信号线和所述栅极线交叠设置，且在所述交叠处的所述栅极线跨越所述时钟信号线，位于所述交叠处的所述栅极线在所述衬底上正投影的宽度为第一宽度，位于非交叠处的所述栅极线在所述衬底上正投影的宽度为第二宽度；其中，第一宽度大于或等于第二宽度。

本申请的一种可选方案中，所述第一宽度和所述第二宽度具有第一差值，所述第一差值大于或等于1μm，且小于或等于3μm。

本申请的一种可选方案中，所述第一宽度大于或等于12μm，且小于或等于13μm，所述第二宽度大于或等于10μm，且小于或等于11μm。

本申请的一种可选方案中，位于交叠处所述栅极线的开态电压和位于交叠处所述时钟信号线的关态电压具有第二差值，所述第二差值大于或等于12μm，且小于或等于35V。

本申请的一种可选方案中，位于交叠处所述栅极线的开态电压大于或等于5V，且小于或等于15V，位于交叠处所述时钟信号线的关态电压为大于或等于-20V，且小于或等于-15V。

本申请的一种可选方案中，各所述栅极线的信号输入端均设有转层孔，所述转层孔处连接有静电释放件。

本申请的一种可选方案中，所述静电释放件包括静电环和静电释放导线，所述静电环分别连接于所述转层孔和所述静电释放导线。

本申请的一种可选方案中，所述静电环包括第一薄膜晶体管和第二薄膜晶体管；所述第一薄膜晶体管的栅极和源极同时连接至所述栅极线，漏极连接至所述静电释放导线；所述第二薄膜晶体管的栅极和源极连接至所述静电释放导线，漏极连接至所述栅极线。