[发明专利]超大规模集成电路结构布局的优化方法、系统和电子设备

说明书

本申请涉及超大规模集成电路的领域，其具体地公开了一种超大规模集成电路结构布局的优化方法、系统和电子设备，其对芯片布局图进行网格化，以确定所示芯片布局图上各个模块对应的网格位置，同时利用卷积神经网络模型来提取出所述相应模块之间的关联特征并进行空间编码，以得到符合电流密度的空间关系的特征表示，进一步计算连通域内的各位置对应的水平方向和垂直方向上的块电阻特征值，再基于空间路径效应对所述每个位置进行电压降模型的计算以得到电压降特征矩阵，进而得到更为准确的分类结果。这样，可以对所述芯片布局图时是否满足所述各模块的电压降条件进行准确地判断，从而使得制造出的集成电路性能更高。

技术领域

本发明涉及超大规模集成电路的领域，且更为具体地，涉及一种超大规模集成电路结构布局的优化方法、系统和电子设备。

背景技术

随着超大规模集成电路的飞速发展，越来越多的模块被集成到同一块芯片上，基于分级的设计流程已成为必然趋势，因此，平面布局规划越来越重要。布局阶段要根据集成电路逻辑图的连接信息，把逻辑图中的逻辑单元版图、标准单元或者宏模块放置在芯片合适的位置上，布线阶段要将这些单元按逻辑信号进行互连。

特别地，随着集成电路工艺发展，工作电压降低，功耗密度增加，电源网络压降的问题越来越突出。因此，期待在平面布局规划布局阶段考虑电压降约束，以在物理设计初期解决电网降问题，进而加快物理设计的收敛。

具体地，电源网络的电压降是由于电流经过电源网络上的电阻而引起的，随着集成电路的不断发展，特征尺寸越来越小，工作频率越来越高，芯片上的电流密度和连线长度都随之增加，这带来了更大的电压降。同时工作电压不断降低，使得正常工作的最大容许电压降在不断降低。电压降问题将随着工艺的发展而越来越突出，很快将成为制约集成电路性能的关键因素之一。因此，为了解决此类问题，期望一种超大规模集成电路结构布局的优化方法。

发明内容

为了解决上述技术问题，提出了本申请。本申请的实施例提供了一种超大规模集成电路结构布局的优化方法、系统和电子设备，其对芯片布局图进行网格化，以确定所示芯片布局图上各个模块对应的网格位置，同时利用卷积神经网络模型来提取出所述相应模块之间的关联特征并进行空间编码，以得到符合电流密度的空间关系的特征表示，进一步计算连通域内的各位置对应的水平方向和垂直方向上的块电阻特征值，再基于空间路径效应对所述每个位置进行电压降模型的计算以得到电压降特征矩阵，进而得到更为准确的分类结果。这样，可以对所述芯片布局图时是否满足所述各模块的电压降条件进行准确地判断，从而使得制造出的集成电路性能更高。

根据本申请的一个方面，提供了一种超大规模集成电路结构布局的优化方法，其包括：

获取芯片布局图；

对所述芯片布局图基于块模块的网格化处理并基于所述芯片布局图中各个块模块与电源引脚之间在电源地线网络上的距离来构造初始距离矩阵；

使用卷积神经网络对所述初始距离矩阵进行空间编码以获得用于表示电流密度的空间关系的特征分布的编码距离矩阵；

以所述编码距离矩阵中各个位置的特征值中的最大值作为最大值对所述编码距离矩阵中各个位置的特征值进行基于最大值的归一化处理以获得电流密度特征矩阵；

基于所述编码距离矩阵来构造电阻特征矩阵；

计算所述电阻特征矩阵中各个位置在其水平方向和垂直方向上的其他位置的特征值的分布确定该位置的连通域，并以该位置的所述连通域中各个位置的特征值来作为该位置对应的水平方向和垂直方向上的块电阻特征值，以获得块电阻特征值特征矩阵；

基于所述电流密度特征矩阵中各个位置的特征值，计算所述块电阻特征值特征矩阵中的各个位置的电压降特征值，以获得电压降特征矩阵；以及

将所述电压降特征矩阵输入分类器以获得用于表示芯片布局图是否满足各模块的电压降条件的分类结果。