[发明专利]图像传感器及其制造方法

说明书

本发明涉及一种图像传感器及其制造方法。所以图像传感器中，背面通道结构包括焊盘通道和包围所述像素区域的环通道，所述环通道从所述衬底背面向下延伸以露出嵌设于衬底正面且包围像素区域的第一沟槽隔离，所述钝化层覆盖所述环通道的内表面，即，位于所述环通道内的钝化层与第一沟槽隔离连接，在像素区域与外围电路区域之间构成物理全隔离，可以有效阻挡外围电路区域产生的暗电流进入像素区域，实现外围电路区域与像素区域之间的有效隔离，并且，所述环通道与设置焊盘的焊盘通道均为背面通道结构，可通过背面通道工艺同步形成，不会显著增加成本及制造复杂性。

技术领域

本发明涉及半导体技术领域，尤其涉及一种图像传感器及其制造方法。

背景技术

图像传感器利用光电转换器件将入射到受光面的光成比例地转换为电信号。与光敏二极管、光敏三极管等点光源的光敏元件相比，图像传感器在其受光面布置有许多个小单元，每个小单元为一个起光电转换功能的像素，利用多个像素构成像素阵列(pixelarray)进行辐射感测，能够形成图像。

目前常见的采用半导体工艺制造的图像传感器为CMOS图像传感器，CMOS图像传感器在每个像素设置有至少一个感光二极管和三至六个晶体管，使得芯片上感光区的占比较小。随着技术发展，对单位面积内像素数目提升的需求更加迫切，因而单个像素的面积设计得越来越小，CMOS像素的满阱电荷量偏低，导致CMOS图像传感器存在着灵敏度下降及动态范围降低的问题。

垂直电荷转移成像(vertical charge transferred-pixel sensor，VPS)是一种新型的图像传感器技术(如中国专利CN102938409A、CN111540758A及CN104900667A等描述的成像技术)，其采用类似于浮栅型NOR(或非)闪存(floating gate nor flash)的工艺制造像素阵列，在外置光源的照射下，受光面上布置的像素内会产生沿垂直于受光面的方向移动的光电子，并引起像素中的浮栅(FG)的电位变化，通过该电位变化来作成像表征。VPS图像传感器相较CMOS图像传感器，在相同像素尺寸下可实现更高的信噪比和更高的满阱电荷，使其在很多领域(如医疗显微检测、基因检测等)具备非常广阔的应用前景。

在采用半导体工艺制造图像传感器时，通常在形成像素阵列的同一衬底上还形成了逻辑电路(periphery logic area)，逻辑电路与像素阵列分布在衬底的不同区域且相互可以通过互联线连接。但是，研究发现，像素阵列(尤其是VPS图像传感器)很容易受到逻辑电路的暗电流(dark current)的影响而容易产生缺陷，如白色像素缺陷(white pixeldefect)。在不显著增加成本及制造复杂性的情况下，如何对设置逻辑电路的外围电路区域与设置像素阵列的像素区域进行有效隔离，对于图像传感器的生产及应用具有重要的意义。

发明内容

为了对图像传感器的外围电路区域与像素区域进行有效隔离，且不会显著增加成本及制造复杂性，本发明提供一种图像传感器和一种图像传感器的制造方法。

一方面，本发明提供一种图像传感器，包括：

衬底，包括像素区域、外围电路区域和焊盘区域，所述像素区域设置有多个感光像素，所述衬底具有正面和与所述正面相对的背面；

正面沟槽隔离，嵌设于所述衬底的正面且未贯穿所述衬底，所述正面沟槽隔离包括第一沟槽隔离和第二沟槽隔离，所述第一沟槽隔离包围所述像素区域，所述外围电路区域和所述焊盘区域位于所述第一沟槽隔离的外围，所述第二沟槽隔离位于所述焊盘区域；

互连结构，设置于所述衬底正面一侧；

背面通道结构，设置于所述衬底背面，所述背面通道结构包括焊盘通道和包围所述像素区域的环通道，所述环通道从所述衬底背面向下延伸以露出所述第一沟槽隔离，所述焊盘通道包括上通孔和下通孔，所述上通孔从所述衬底背面向下延伸以露出所述第二沟槽隔离，所述下通孔从所述上通孔底面向下延伸以露出所述互连结构；