[发明专利]可重配置存储器内处理逻辑

说明书

本公开涉及可重配置存储器内处理逻辑。一种实施存储器内处理管线的实例系统包含：存储器阵列，其用以将数据存储在电耦合到多个字线和多个位线的多个存储器单元中；耦合到所述存储器阵列的逻辑阵列，所述逻辑阵列实施控制所述多个存储器单元的可配置逻辑；以及耦合到所述存储器阵列和所述逻辑阵列的控制块，所述控制块控制计算管线以通过激活以下各者中的至少一者对所述数据执行计算：所述多个位线中的一或多个位线或所述多个字线中的一或多个字线。

技术领域

本公开的实施例大体上涉及存储器系统，且更具体地说，涉及实施可重配置存储器内处理逻辑。

背景技术

计算机系统可包含一或多个处理器(例如，通用处理器，其也可称为中央处理单元(CPU)和/或专用处理器，例如，专用集成电路(ASIC)、现场可编程门阵列(FPGA)、图形处理单元(GPU)等)，其耦合到一或多个存储器装置且使用所述存储器装置来存储可执行指令和数据。为了改进计算机系统的处理量，可实施各种解决方案来实现计算中的并行性。

发明内容

本公开的一方面涉及一种系统，其包括：存储器阵列，其用以将数据存储在电耦合到多个字线和多个位线的多个存储器单元中；耦合到所述存储器阵列的逻辑阵列，所述逻辑阵列实施控制所述多个存储器单元的可配置逻辑；以及耦合到所述存储器阵列和所述逻辑阵列的控制块，所述控制块控制计算管线以通过激活以下各者中的至少一者对所述数据执行计算：所述多个位线中的一或多个位线或所述多个字线中的一或多个字线。

本公开的另一方面涉及一种系统，其包括：存储器阵列，其用以将数据存储在电耦合到多个字线和多个位线的多个存储器单元中，所述存储器阵列用以实施控制所述多个存储器单元的可配置逻辑；以及耦合到所述存储器阵列的控制块，所述控制块控制计算管线以通过激活以下各者中的至少一者对所述数据执行计算：所述多个位线中的一或多个位线或所述多个字线中的一或多个字线。

本公开的又一方面涉及一种方法，其包括：将数据存储在包括电耦合到多个字线和多个位线的多个存储器单元的存储器阵列中；通过耦合到所述存储器阵列的控制块激活所述多个位线中的所选位线；对所述所选位线进行预充电，其中所述多个字线中的至少一个字线在所述预充电操作期间断开；以及使用所述可配置逻辑来评估由所选字线寻址的存储器单元行。

附图说明

根据下文给出的具体实施方式并且根据本公开的一些实施例的附图将更加充分地理解本公开。

图1说明根据本公开的各方面实施的实例存储器内处理(PIM)系统的高阶架构图。

图2A示意性地说明根据本公开的各方面实施的基于下拉网络(PDN)的可配置逻辑的高阶组件图。

图2B示意性地说明根据本公开的各方面实施的基于上拉网络(PUN)的可配置逻辑的高阶组件图。

图3说明根据本公开的各方面实施的串联连接的基于拉动网络的可配置逻辑的高阶组件图。

图4说明根据本公开的各方面实施的利用级联控制逻辑的实例PIM系统的高阶架构图。

图5为通过根据本公开的一些实施例操作的PIM系统实施计算管线的实例方法的流程图。

图6说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。

图7是本公开的实施例可于其中操作的实例计算机系统的框图。

具体实施方式

本公开的实施例是针对实施可重配置存储器内处理(PIM)逻辑。