[发明专利]一种数字预失真校正方法、装置及计算机设备

说明书

本发明实施例公开了一种数字预失真校正方法，方法由计算机设备执行，计算机设备包括至少两个处理器，方法包括：建立数字预失真校正模型；获取数字预失真数据，并输入数字预失真校正模型中，得到校正后的目标数据；将所述目标数据发送给接收端处理器。本发明实施例提供的数字预失真校正方法，利用OPENAMP架构，实现实时操作系统或者裸机程序能够与Linux上的程序相互通信，通过将DPD应用程序计算量大的自适应系数矩阵计算进行分离，将DPD程序的矩阵分解算法、内存优化算法、系数估计算法移植在A53处理器上运行，然后将计算结果传输给R5处理器，大大提高DPD校准周期和校准效果。

技术领域

本发明涉及计算机技术领域，尤其涉及一种数字预失真校正方法、装置及计算机设备。

背景技术

通常在非对称多处理(Asymmetric multiprocessing，简称AMP)配置中，会采用在不同的处理核上运行不同的软件环境并执行各自的代码程序，各核之间通力合作，可大大实现处理器性能的提升。在AMP系统中，主处理器通常是指最先启动且主要负责管理其他中央处理器(central processing unit，简称CPU)以及这些CPU上软件环境的CPU。而远程处理器简单的讲就是指被主核所支配的CPU。主软件环境通常需要进行远程核心的管理以及任务调度，在需要进行计算任务分配时，将选择性地驱动远程CPU内核上的远程软件环境，并交代任务信息。

异构多核常见于特殊应用，采用功能不同的核心，在异构方式下一般是某些核心用于管理调度，另外一些核心用于特定的性能加速，处理器之间通过共享总线、交叉开关互联进行信息交互，没有主从之分，不能进行任务协调分配，及远程生命周期管理。

对于数字预失真(Digital Pre-Distortion，简称DPD)来说，现有技术在当前异构多核处理器应用门控循环单元(Gated Recurrent Units，简称GRU)射频单元中，采用ZynqUltraScale+MPSoC(9CG)开发，Cortex-A53处理器使用对称多处理(Symmetrical Multi-Processing，简称SMP)作为主控系统软件，Cortex-R5处理器控制DPD软件，DPD软件采用裸机(bare metal)运行，两CPU只采用简单的(Advanced Extensible Interface，简称AXI)总线通信，未能充分利用系统CPU最大的利用率，使得DPD运行自适应系数估计算法中占用了大量时间，DPD四通道轮询校正时间过长，并对DPD校正效果也带来巨大的挑战。

发明内容

本发明实施例提供了一种数字预失真校正方法、装置及计算机设备，可以实现在OPENAMP架构下对数字预失真校正的多核处理。

第一方面，本发明实施例提供了一种数字预失真校正方法，所述方法由计算机设备执行，所述计算机设备包括至少两个处理器，所述方法包括：

建立数字预失真校正模型；

获取数字预失真数据，并输入所述数字预失真校正模型中，得到校正后的目标数据；

将所述目标数据发送给接收端处理器。

进一步地，所述至少两个处理器采用OPENAMP框架进行通信。

进一步地，建立数字预失真校正模型，包括：

确定所述数据预失真校正模型中的校正算法及模型参数。

进一步地，获取数字预失真数据之前，还包括：

控制所述接收端处理器启动数字预失真校正程序。

第二方面，本发明实施例提供了一种数字预失真校正方法，所述方法由计算机设备执行，所述计算机设备包括至少两个处理器，所述方法包括：

采集数字预失真数据，所述数字预失真数据包括：数字预失真输入数据、功率放大器输入数据和功率放大器反馈数据；