[发明专利]改善NOR Flash ILD填充及外围器件GOI的工艺及系统

说明书

本发明属于半导体技术领域，具体涉及一种改善NOR Flash ILD填充及外围器件GOI的工艺及系统，其中改善NOR Flash ILD填充及外围器件GOI的工艺包括：NOR Flash工艺进行到ILD填充之前，对器件进行一次刻蚀；再进行ILD填充，实现了提高了ILD填充能力同时尽量避免使用ILD HDP填充过程中plasma对器件GOI的影响。

技术领域

本发明属于半导体技术领域，具体涉及一种改善NOR Flash ILD填充及外围器件GOI的工艺及系统。

背景技术

55nm NOR Flash目前在进行绝缘介质层ILD填充前，Cell Drain端Profile(存储器件双栅轮廓)较直，为保证填充良好，不出现孔洞，采用HDP DEP方式填充Drain端，同时考虑到HDP high plasma会影响产品外围器件GOI可靠性，process improve采用HDP填充一定高度之后采用无Plashma HARP工艺进行填充；

55NOR采用HARP填充能避免器件收Plasma影响，由于cell profile较直，采用HARP填充会出现孔洞造成cell bridge导致CP fail；

在更高技术节点4X NOR flash由于Drain space缩小，ILD填充会更困难，且由于spacer/SAB需要减薄，HDP plasma的影响会进一步加剧影响外围器件GOI，需要进一步improve ILD填充工艺，提高填充能力同时尽量避免plasma对外围器件GOI的影响。

因此，基于上述技术问题需要设计一种新的改善NOR Flash ILD填充及外围器件GOI的工艺及系统。

发明内容

本发明的目的是提供一种改善NOR Flash ILD填充及外围器件GOI的工艺及系统。

为了解决上述技术问题，本发明提供了一种改善NOR Flash ILD填充及外围器件GOI的工艺，包括：

在NOR flash工艺中对器件进行刻蚀后进行ILD填充。

进一步，所述在NOR flash工艺中对器件进行刻蚀的方法包括：

NOR Flash工艺进行至NiSi形成之后并且在进行ILD填充前，进行SPT ET，将栅极多晶硅顶端的侧墙的部分刻蚀，削去侧墙形成的肩角。

进一步，所述在NOR flash工艺中对器件进行刻蚀的方法包括：

在NOR flash工艺进行至ILD淀积前进行SPT ET，对栅极多晶硅顶端侧墙上的硬质掩蔽层进行刻蚀。

进一步，所述进行ILD填充的方法包括：

ILD填充过程先采用无Plasma HARP DEP进行填充；

在存储器件区域存在空洞时，若空洞的深度小于预设值时，采用Etch回刻，再进行HDP填充。

进一步，所述进行ILD填充的方法包括：

ILD填充过程先采用无Plasma HARP DEP进行填充；

当cell区域的空洞深度大于预设值时，增加一层photo layer，将cell区已填充的HARP刻蚀掉后进行ILD HDP DEP。

另一方面，本发明还提供一种改善NOR Flash ILD填充及外围器件GOI的系统，包括：

刻蚀模块，在NOR flash工艺中对器件进行刻蚀；以及

填充模块，进行ILD填充。