[发明专利]用于选择性地丢弃软件预取指令的设备、系统和方法

说明书

本申请公开了用于选择性地丢弃软件预取指令的设备、系统和方法。用于提供用于确定是否要执行软件预取指令的信息的技术和机制。在实施例中，转换后备缓冲器(TLB)的一个或多个条目各自都包括根据一个或多个准则来指示对应的数据是否已充分地被利用的相应值。不充分地被利用的数据在TLB条目中利用用于预取对应数据的被执行的指令的标识符来指示。TLB条目的驱逐导致预取指令的注册表中的条目的创建。注册表中的条目包括被执行的预取指令的标识符、以及指示一条或多条未来预取指令要被丢弃的次数的值。在另一实施例中，后续预取指令——其也与标识符对应——的执行基于注册表条目而被防止。

背景

1.技术领域

本公开总体上关于处理设备，并且更具体地但非排他地关于基于转换后备缓冲器中的信息而执行的预取操作。

2.背景技术

数据预取或在早期将数据取到高速缓存中是在处理器中实现的、用于增加以及时方式具有所请求数据的概率并由此维持高处理效率的特征。当数据在处理器高速缓存处可用时，可减少在其中处理器停止的众多周期。例如，处理器在等待数据从(相对于该处理器)更远的高速缓存级别或存储器返回时会停止。数据预取典型地依赖于对转换后备缓冲器(TLB)搜索地址转换信息，该地址转换信息标识数据从其处被预取的位置。

软件预取指令可对慢取(slow-to-fetch)数据产生显著的性能改善。然而，应用在预测哪个被预取的数据实际上被加载或以其他方式利用时经常是不准确的。在许多用例中，众多这些未使用的软件预取被预期，这趋于导致一个或多个高速缓存的污染。

在试图缓解此类高速缓存污染时，一些处理器选择性地丢弃(即，放弃执行)具有导致TLB未命中的地址信息的软件预取指令。对预取指令的此类丢弃还放弃创建用于地址信息的TLB条目。然而，存在在其中此类TLB条目否则可能在一条或多条后续指令的执行中有用的实例。相应地，处理器高速缓存管理在一个或多个方面有时与TLB的高效管理不一致。随着处理器的相继世代继续在速度和能力方面增加，预期存在对供在软件执行中使用的数据的可访问性的改善方面的增加的附加值。

附图说明

以示例方式且非限制方式在附图的各图中图示本发明的各实施例，在附图中：

图1图示示出根据实施例的用于确定是否要执行软件预取的系统的特征的功能框图。

图2图示示出根据实施例的用于提供处理器的预取功能的方法的特征的流程图。

图3图示示出根据实施例的用于执行软件预取的处理器的特征的功能框图。

图4A、图4B图示各自都示出根据实施例的用于跟踪软件预取指令的参考信息的相应特征的数据图。

图5A、图5B图示各自都示出根据对应实施例的用于管理转换后备缓冲器的相应方法的特征的流程图。

图6图示示出根据实施例的用于提供软件预取指令的注册表的方法的特征的流程图。

图7A是图示根据本发明的实施例的示例性有序流水线和示例性的寄存器重命名的乱序发布/执行流水线的框图。

图7B是图示根据本发明的实施例的要包括在处理器中的有序架构核的示例性实施例和示例性的寄存器重命名的乱序发布/执行架构核两者的框图；

图8A-图8B图示更具体的示例性有序核架构的框图，该核将是芯片中的若干逻辑块之一(包括相同类型和/或不同类型的其他核)；

图9是根据本发明的实施例的可具有多于一个的核、可具有集成存储器控制器、并且可具有集成图形器件的处理器的框图；

图10至图13是示例性计算机架构的框图；以及

图14是根据本发明的实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。