[发明专利]用于处理位序列的设备和方法

说明书

本发明涉及一种用于处理程序流的位序列的设备，所述设备包括：数据存储器和接口，所述接口构成为，输出第二位序列；和位序列操纵器，所述位序列操纵器构成为，针对显示所述程序流的目标状态的信息在预定的位序列部段上对第一位序列进行评估，并且操纵在所述位序列部段中的第一位序列，以便获得第二位序列。

背景技术

程序进程有时借助于微处理器利用指令集进行处理。这种指令集能够基于指令集架构，使得指令的架构能够服从一定的规则。能够监控程序进程的完整性和/或对其进行优化。

因此存在对程序的目标状态进行资源高效的监控的需求。

发明内容

根据一个实施例，用于处理程序流的位序列的设备包括数据存储器，所述数据存储器构成为用于，提供第一位序列。所述设备还包括接口，所述接口构成为，输出第二位序列。所述设备包括位序列操纵器，所述位序列操纵器构成为用于，针对显示程序流的目标状态的信息在预定的位序列部段上对第一位序列进行评估，并且操纵在所述位序列部段中的第一位序列，以便获得第二位序列。

根据一个实施例，系统包括这样的设备。

根据另一实施例，用于提供经修改的程序流的设备包括第一接口，所述第一接口构成为用于，接收具有多个位序列的程序流。所述设备包括第二接口，所述第二接口构成为，输出多个经修改的第二位序列。所述设备包括位序列操纵器，所述位序列操纵器构成为用于，在预定的位序列部段处操纵多个第一位序列中的至少一个位序列，以便插入显示程序流的目标状态的信息。

另外的实施例涉及用于处理程序流的位序列、用于提供经修改的程序流的方法以及涉及对此的计算机程序产品或非易失性存储介质。

其它有利的设计方案是后续实施例的主题。

附图说明

下面参考附图详细阐述本发明的优选的实施例。附图在此示出：

图1示出根据一个实施例的用于显示程序流的示意性框图；

图2示出根据一个实施例的设备的示意性框图；

图3a示出根据一个实施例的RISC-V(RV)32位的基本指令集(RV32I)的示意性表格视图；

图3b示出根据一个实施例的RISC-V(RV)64位的基本指令集(RV64I)的示意性表格视图；

图4a示出根据一个实施例的RV32M标准扩展(乘法/除法)的指令的示意性表格视图；

图4b示出根据一个实施例的作为对RV32M的扩展的RV64M标准扩展的指令的示意性表格视图；

图5a示出根据一个实施例的RV32A(原子)标准扩展的指令的示意性表格视图；

图5b示出根据一个实施例的作为对RV32A的补充的RV64A标准扩展的指令的示意性表格视图；

图6a示出根据一个实施例的RV32F(Single-Precision Floating-Point，单精度浮点)标准扩展的指令的示意性表格视图；

图6b示出根据一个实施例的作为对RV32F标准扩展的扩展的RV64F标准扩展的指令的示意性表格视图；

图7a示出根据一个实施例的RV32D(Double-Precision Floating-Point，双精度浮点)标准扩展的指令或其指令的示意性表格视图；

图7b示出根据一个实施例的RV64D标准扩展相对于RV32D标准扩展的指令的示意性表格视图；

图8示出根据一个实施例的系统的示意性框图；

图9示出根据一个实施例的用于提供经修改的程序流的设备的示意性框图；