[发明专利]一种快速写入的抗单粒子翻转SRAM单元电路

权利要求书

1.一种快速写入的抗单粒子翻转SRAM单元电路，其特征在于：

包括八个NMOS晶体管和六个PMOS晶体管，八个NMOS晶体管分别定义为第一到第八NMOS晶体管，六个PMOS晶体管分别定义为第一到第六PMOS晶体管；

将第一NMOS晶体管和第三NMOS晶体管的电连接点记为存储节点Q，将第二NMOS晶体管和第四NMOS晶体管的电连接点记为存储节点QB，将第五NMOS晶体管和第四PMOS晶体管的电连接点记为冗余节点S0，将第六NMOS晶体管和第三PMOS晶体管的电连接点记为冗余节点S1；

冗余节点S0控制第四NMOS晶体管与第一PMOS晶体管，冗余节点S1控制第三NMOS晶体管与第二PMOS晶体管，对存储节点Q和QB进行加固；存储节点Q和QB分别由第一NMOS晶体管、第三NMOS晶体管和第二NMOS晶体管、第四NMOS晶体管包围，将该结构称为极性加固结构；

存储节点Q和QB分别控制第五PMOS晶体管和第六PMOS晶体管，直接控制冗余节点S0和S1所在支路的通断，提高冗余节点的下拉能力，提高写入速度；

存储节点Q和QB通过第七和第八NMOS晶体管，连接两条位线BL和BLB，并通过字线WL控制第七和第八NMOS晶体管的通断，其中：

第七和第八NMOS晶体管为两个传输晶体管，所述电路使用该两个传输晶体管进行读写，在写入数据的过程中，位线BL和BLB通过两个传输晶体管同时向存储节点Q和QB写入数据。

2.根据权利要求1所述的快速写入的抗单粒子翻转SRAM单元电路，其特征在于：上述的八个NMOS晶体管和六个PMOS晶体管的具体连接关系为：

位线BL与第七NMOS晶体管的源极电连接，位线BLB与第八NMOS晶体管的源极电连接；

第七NMOS晶体管的漏极与第二NMOS晶体管的栅极电连接；第八NMOS晶体管的漏极与第一NMOS晶体管的栅极电连接；字线WL与第七和第八NMOS晶体管的栅极电连接；

电源VDD与第一、第二、第五和第六PMOS晶体管的源极电连接；

地GND与第一、第二、第五和第六NMOS晶体管的源极电连接；

第一PMOS晶体管的漏极与第三NMOS晶体管的源极电连接，且第一PMOS晶体管的栅极与第四PMOS晶体管的漏极电连接；

第二PMOS晶体管的漏极与第四NMOS晶体管的源极电连接，且第二PMOS晶体管的栅极与第三PMOS晶体管的漏极电连接；

第三PMOS晶体管的源极与第五PMOS晶体管的漏极电连接，第三PMOS晶体管的漏极与第四PMOS晶体管的栅极电连接，且第三PMOS晶体管的栅极与第四PMOS晶体管的漏极电连接；

第四PMOS晶体管的源极与第六PMOS晶体管的漏极电连接，第四PMOS晶体管的漏极与第三PMOS晶体管的栅极电连接且第四PMOS晶体管的栅极与第三PMOS晶体管的漏极电连接；

第五PMOS晶体管的漏极与第三PMOS晶体管的源极电连接，且第五PMOS晶体管的栅极与第一NMOS晶体管的栅极电连接；

第六PMOS晶体管的漏极与第四PMOS晶体管的源极电连接，且第六PMOS晶体管的栅极与第二NMOS晶体管的栅极电连接；

第一NMOS晶体管的漏极与第三NMOS晶体管的漏极电连接，且第一NMOS晶体管的栅极与第二NMOS晶体管的栅极电连接；

第二NMOS晶体管的漏极与第四NMOS晶体管的漏极电连接，且第二NMOS晶体管的栅极与第一NMOS晶体管的栅极电连接；

第三NMOS晶体管的漏极与第一NMOS晶体管的漏极电连接，第三NMOS晶体管的源极与第一PMOS晶体管的漏极电连接，且第三NMOS晶体管的栅极与第三PMOS晶体管的漏极电连接；

第四NMOS晶体管的漏极与第二NMOS晶体管的漏极电连接，第四NMOS晶体管的源极与第二PMOS晶体管的漏极电连接，且第四NMOS晶体管的栅极与第四PMOS晶体管的漏极电连接；

第五NMOS晶体管的漏极与第三PMOS晶体管的栅极电连接，且第五NMOS晶体管的栅极与第一NMOS晶体管的漏极电连接；

第六NMOS晶体管的漏极与第四PMOS晶体管的栅极电连接，且第六NMOS晶体管的栅极与第二NMOS晶体管的漏极电连接。