[发明专利]任意波形发生器输出信号电压摆幅的自校准电路及方法

权利要求书

1.任意波形发生器输出信号电压摆幅的自校准电路，包括通道和FPGA，其特征在于，通道和FPGA之间连接超高速比较器、可调精密电压源、超高速D触发器；超高速比较器的正、负信号输入端分别连接通道信号输出端、可调精密电压源的电压输出端，超高速比较器的输出端连接超高速D触发器的时钟端，超高速D触发器的Q端直接连接到FPGA，FPGA还连接可调精密电压源的电压输入端。

2.根据权利要求1所述任意波形发生器输出信号电压摆幅的自校准电路，其特征在于，所述超高速比较器输出的最小脉冲信号宽度为80ps。

3.根据权利要求1所述任意波形发生器输出信号电压摆幅的自校准电路，其特征在于，所述超高速D触发器的时钟输入端敏感到的时钟脉冲信号宽度为75ps。

4.根据权利要求1所述任意波形发生器输出信号电压摆幅的自校准电路，其特征在于，对输出信号摆幅的校准采用简单的数字域是非判断，通过FPGA对可调精密电压源进行控制，根据校准电路形成的是非判决，利用FPGA内的负反馈算法实现自动校准。

5.任意波形发生器输出信号电压摆幅的自校准方法，其特征在于，采用如权利要求1-4任意一项所述任意波形发生器输出信号电压摆幅的自校准电路，具体包括如下步骤：

S1.将需要校准的通道通过继电器选通接入自校准电路，进入同步校准环节；

S2.设置通道的信号输出类型、直流偏移量、初始频率值、输出摆幅；

S3.设置可调精密电压源的初始值；

S4.FPGA利用内部工作时钟，每个工作时钟上升沿先对超高速D触发器复位清零，再读取超高速D触发器Q端口的输出电平，若输出电平为低，则降低可调精密电压源的电压值；

S5.重复S4，直到读取超高速D触发器Q端口的输出电平变为高，记录此时可调精密电压源的电压值为V₁；

S6.继续重复S4，直到读取超高速D触发器Q端口的输出电平再次变为低，记录此时通道设置的相位为V₂；

S7.由Vpp＝V₁+V₂得到此时输出信号电压摆幅的真实值Vpp，写入对应校准参数表；

S8.增加频率，重复步骤S2-S7，直到扫频整个带宽，各频点对应的校准参数表都相应写入；

S9.退出同步校准环节，将通道通过继电器选通接入正常工作状态。

6.根据权利要求5所述任意波形发生器输出信号电压摆幅的自校准电路，其特征在于，所述步骤S2中，通道信号的输出类型包括但不限于正弦波、锯齿波、方波、脉冲串。