[发明专利]一种降低印制电路板电路吸收或发射功率的方法及系统

说明书

本发明涉及印刷电路领域，具体涉及一种降低印制电路板电路吸收或发射功率的方法及系统，包括对电路板进行扫描，得到数据图像和各个元件的尺寸；对电路板上的高频元件参数进行优化，并制作低功率电路板；对低功率电路板的电磁辐射场强度分布情况进行测量，得到强干扰区域；在强干扰区域处增加屏蔽层。通过上述方式首先可以对电路板上的元件的发射频率进行降低，从而可以首先降低对邻近元器件的电磁干扰，然后通过测量改善后的电路板上的电磁分布情况，从而可以找到干扰强的区域，然后可以在这些区域分别安装屏蔽层，以进一步提高抗电磁干扰的能力。

技术领域

本发明涉及印刷电路领域，尤其涉及一种降低印制电路板电路吸收或发射功率的方法及系统。

背景技术

随着电子科学技术的发展，各种电子设备的电磁环境变得越来越恶劣，印制电路板电路越来越容易受到外界电磁环境的干扰。这就要求提高印制电路板电路的抗干扰性。

现有的电路板抗干扰性能较差，降低了电路板的使用的稳定性。

发明内容

本发明的目的在于提供一种降低印制电路板电路吸收或发射功率的方法及系统，旨在提高电路板的抗干扰能力，使得电路板运行更加稳定。

为实现上述目的，第一方面，本发明提供了一种降低印制电路板电路吸收或发射功率的方法，包括对电路板进行扫描，得到数据图像和各个元件的尺寸；

对电路板上的高频元件参数进行优化，并制作低功率电路板；

对低功率电路板的电磁辐射场强度分布情况进行测量，得到强干扰区域；

在强干扰区域处增加屏蔽层。

其中，所述对电路板进行扫描，得到数据图像和各个元件的尺寸的具体步骤是：

对电路板进行拍照；

对照片进行预处理；

将预处理后的图像基于深度神经网络得到的识别模型对电子元件进行识别；

对电子元件进行测量并校准后得到各个电子元件的尺寸。

其中，所述对电路板上的高频元件参数进行优化，并制作低功率电路板的具体步骤是：

获取电路板上的高频电子元件；

减小高频电子元件的几何尺寸；

增大电路板介质层的介电常数；

制作低功率电路板。

其中，所述对低功率电路板的电磁辐射场强度分布情况进行测量，得到强干扰区域的具体步骤是：

将第一探头和第二探头放置在低功率电路板上进行测量，得到高频电路辐射电磁干扰时域信号；

将高频电路辐射电磁干扰时域信号利用盲信号分析方法进行处理分离为单独的共模辐射信号和差模辐射信号；

对形成辐射电磁干扰复合场的每个独立电磁辐射源进行重构得到强干扰区域。

其中，所述将第一探头和第二探头放置在低功率电路板上进行测量时，所述第一探头和所述第二探头与电路平面之间的距离相等。

其中，所述在强干扰区域处增加屏蔽层的具体步骤是：

对强干扰区域进行分割，得到多个子干扰区域；

基于子干扰区域设计屏蔽层；

将屏蔽层组装到低功率电路板上。

第二方面，本发明还提供一种降低印制电路板电路吸收或发射功率的系统，包括：扫描组件、优化组件、电磁辐射强度检测组件和组装组件，