[发明专利]一种对寄生不敏感的相位插值器

说明书

本发明公开一种对寄生不敏感的相位插值器，涉及电路设计技术领域，采用电荷充电式相位插值结构。所述相位插值器由多个相位插值单元组成，每个所述相位插值单元提供固定的电流并且采用互补充电控制开关并由不交叠时钟控制，可以有效避免寄生效应对所述相位插值器性能的影响，显著提高线性度。

技术领域

本发明涉及电路设计技术领域，具体涉及一种对寄生不敏感的相位插值器。

背景技术

相位插值器是一种广泛应用的射频集成电路模块，用以产生数字控制的相位，常常被应用于锁相环、极坐标和差相数字发射机、时钟数据恢复和相控阵系统之中。所述相位插值器的线性度非常重要，其会影响锁相环的相噪声和杂散水平，影响数字发射机的误差向量幅度，影响时钟数据恢复的数据率和相控阵系统的角度分辨率。

相位插值器有两种常见结构，一种是矢量加和结构，另一种是电荷充电式结构。所述矢量加和式的相位插值器是将两个有固定相差的信号相叠加，其输出相位取决于两个信号的幅度比例，如图1A所示。所述矢量加和结构在原理上有系统性误差，并且对信号的谐波很敏感，使得线性度往往较差。Ming-Shuan Chen等人曾采用谐波抑制技术来改善所述矢量加和结构的线性度，但是其线性度依旧不高(M.Chen,A.A.Hafez and C.K.Yang,A0.1–1.5GHz 8-bit Inverter-Based Digital-to-Phase Converter Using HarmonicRejection,in IEEE Journal of Solid-State Circuits,vol.48,no.11,pp.2681-2692,Nov.2013.)。

所述电荷充电式相位插值器是将两个数字信号控制的电流充入一个共享的电容中，输出的相位取决于两个电流的大小比例，如图1B所示。当输入时钟的上升沿到达后，电流源I_A开始对电容C进行充电；当输入所述时钟的上升沿到达后，电流源I_B与所述电流源I_A共同对所述电容C进行充电。一般电荷充电式相位插值器中的两个电流源的电流之和是固定的，因此充电电容上极板电压V_C的波形取决于电流在两个电流源之间的分配。相比于所述矢量加和式结构，所述电荷充电式结构没有系统性误差且不受谐波影响。但是随着CMOS技术的发展，射频集成电路工作频率也逐步提高，相位插值器也往往工作于较高频率。寄生电容的大小与充电电容接近，寄生效应的存在会使相位插值器的相位严重恶化。

已公开专利CN103516353A公开了一种产生时钟信号的电路，其不足在于，开关切换控制于电流源的选择上，其电流镜的MOS管会在开关断开时进入非线性区，其S_disch开关只是放电开关，无法克服节点寄生电容导致的线性度恶化的情况。

综上，需要一种能够避免相位插值器寄生效应引起线性度恶化的技术。

发明内容

本发明的目的是提供一种对寄生不敏感的相位插值器，采用了电荷充电式相位插值结构。所述相位插值器由多个相位插值单元组成，每个所述相位插值单元提供固定的电流并且采用互补充电控制开关并由不交叠时钟控制，可以有效避免寄生效应对所述相位插值器性能的影响，显著提高线性度，适合于全数字锁相环、数字发射机和时钟数据恢复电路等场景。

为了实现上述目的，本发明采用如下技术方案：