[发明专利]一种低功耗高分辨率的连续时间的Sigma-Delta调制器

说明书

本发明公开了一种低功耗高分辨率的连续时间的Sigma‑Delta调制器，系统架构设计采用了3阶的CIFF‑B结构，在CIFF和CIFB架构的基础上更好地平衡了功耗和性能；积分器中运放的设计采用了工作在1.2V电源电压下的两级Class AB结构加上低功耗的有限低频增益补偿方案，满足了系统分辨率和线性度的要求，很好地控制了功耗；反馈DAC之前加入了FIR滤波器，能够更好地抑制时钟抖动对系统性能的恶化，也能够通过抑制反馈波形的高频变化从而减小对运算放大器的指标要求，增加系统的线性度，且反馈波形由常见的NRZ波形更改为RZ波形，避免ISI的影响。本方案带来的额外功耗也很小，有利于系统功耗的降低。

技术领域

本发明属于集成电路设计领域，具体涉及一种低功耗高分辨率的连续时间Sigma-Delta调制器(Continuous-Time Sigma-Delta Modulator,CTSDM)。

背景技术

模数转换器(Analog-to-Digital Converter,ADC)能够将连续的模拟信号转换为离散的数字信号，作为高端通用芯片的一大组成部分，低功耗、高分辨率的ADC一直是模拟集成电路领域里的研究热点，应用非常广泛。而通过采用噪声整形技术和过采样技术，将带内的量化噪声转移到带外，再通过数字滤波器将带外的噪声滤除，Sigma-Delta ADC可以获得很高的信噪失真比(Signal-to-Noise-and-Distortion Ratio,SNDR)，适用于对分辨率要求很高的场景中。此外，随着电子设备尺寸趋于小型化，对于ADC的低功耗需求也越来越强烈。

从采样模块的位置区分，Sigma-Delta调制器可以分为两种结构：离散时间型和连续时间型。相对于离散时间型Sigma-Delta ADC，由于连续时间Sigma-Delta ADC架构本身自带的抗混叠特性和低功耗特性，以及因其阻性输入而具备的易于驱动的特性，近年来连续时间的Sigma-Delta ADC在编解码领域逐渐成为非常热门的应用方案。

以三阶系统为例，现有的Sigma-Delta调制器大致分为两种架构，分别为积分器级联反馈架构(Cascade of Integrators Feedback，CIFB)、积分器级联前馈架构(Cascadeof Integrators with Feedforward,CIFF)。反馈架构的优势是其信号传输函数具有低通特性，对带外的干扰抑制能力更强，但增加了积分器的输出信号幅度，从而对运算放大器的要求较高；前馈架构的优势是各个积分器仅处理噪声，故积分器的输出摆幅较小，对积分器中运放的要求较低，从而维持功耗较低，但其对输入信号带外分量的抑制效果不如CIFB架构。所以一种融合了这两种架构优势的新架构近年来得到了更多的关注，即积分器级联前馈和反馈架构(cascade of integrators feedforward and feedback,CIFF-B)，这种架构主要有两个优点：一是信号传输函数在高频下的滚降为1/s²，意味着高频处对带外干扰的抑制效果要优于CIFF架构，处于CIFB(高频下的滚降为1/s³)和CIFF(高频下的滚降为1/s)架构之间；二是由于前馈路径的存在，第一个积分器的输出几乎没有信号，这意味着它在信号带宽内的增益非常大，所以当折合到调制器的输入端时，环路滤波器剩余部分的非理想性将被极大抑制，类似CIFF架构。所以这种架构实际上结合了CIFB和CIFF两种架构的优势，在这种架构中，第三级积分器同时也复用为一个模拟加法器，有利于低功耗设计。