[发明专利]提升耐压工艺窗口的超结器件

说明书

本发明提供一种提升耐压工艺窗口的超结器件，包括：半导体衬底；沉积于半导体衬底上的外延层，外延层包括第一半导体层及层叠于其上的第二半导体层，且第一半导体层的禁带宽度大于第二半导体层的禁带宽度；形成于外延层中的超结结构，超结结构包括至少一个第一导电类型的第一外延柱及至少一个第二导电类型的第二外延柱，第一外延柱与第二外延柱横向交替排布。通过采用具有夹层结构的外延层制备超结结构，由于下层的禁带宽度大于上层的禁带宽度，当超结结构在中部区域电场高于两端的电场时，由于第一半导体层的临界电场大于第二半导体层的临界电场，可以保证中部区域不提前击穿，从而可以在保证超结结构的高耐压下扩大耐压工艺窗口。

技术领域

本发明涉及半导体功率器件结构技术领域，特别是涉及一种提升耐压工艺窗口的超结器件。

背景技术

超结（Super Junction）结构是基于电荷平衡技术采用交替的PN结结构取代单一导电类型材料作为漂移区，在漂移区引入横向电场，使得器件漂移区在较小的关断电压下即可完全耗尽，击穿电压仅与耗尽层厚度及临界电场有关。因此，在相同耐压条件下，超结结构漂移区的掺杂浓度可以提高一个数量级，大大降低了导通电阻。

超结结构能够实现较高的击穿电压关键在于P区域和N区域的电荷平衡，当P区域和N区域的电荷平衡时超结结构可以得到较高的击穿电压，而当P区域和N区域的电荷失去平衡，则会导致击穿电压迅速降低。然而，在实际的工艺制备过程中，很难做到电荷平衡的P区域和N区域。目前常采用通过控制超结沟槽倾斜角或渐变掺杂分布梯度，抬升超结结构中部区域的电场，使超结结构两端区域的电场降低，以达到扩展器件耐压工艺窗口的效果，但是由于超结结构中部区域的过强电场也会导致器件更易击穿，导致器件耐压的降低。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种提升耐压工艺窗口的超结器件，用于解决现有技术中超结结构由于中部区域的过强电场会使器件更易击穿，导致耐压降低等的问题。

为实现上述目的及其他相关目的，本发明提供一种提升耐压工艺窗口的超结器件，所述超结器件包括：

半导体衬底；

沉积于所述半导体衬底上的外延层，所述外延层包括第一半导体层及层叠于其上的第二半导体层，且所述第一半导体层的禁带宽度大于所述第二半导体层的禁带宽度；

形成于所述外延层中的超结结构，所述超结结构包括至少一个第一导电类型的第一外延柱及至少一个第二导电类型的第二外延柱，所述第一外延柱与所述第二外延柱横向交替排布，且所述超结结构沿所述第二半导体层上表面向下至少延伸至所述第一半导体层的下表面，其中，所述第一导电类型与所述第二导电类型相反。

可选地，所述半导体衬底为硅衬底，所述第一半导体层的材料为碳化硅或金刚石，所述第二半导体层的材料为硅。

进一步地，所述第一半导体层的厚度大于所述第二半导体层的厚度。

可选地，所述外延层还包括位于所述第一半导体层下表面的第三半导体层，且所述超结结构沿所述第二半导体层上表面向下延伸至所述第三半导体层的下表面，所述第一半导体层的禁带宽度大于所述第三半导体层的禁带宽度。

进一步地，所述半导体衬底为硅衬底，所述第一半导体层的材料为碳化硅或金刚石，所述第二半导体层的材料为硅，所述第三半导体层的材料为硅。

进一步地，所述第一半导体层的厚度大于所述第二半导体层的厚度，且大于所述第三半导体层的厚度。

可选地，所述第一外延柱及所述第二外延柱为互补的倾斜柱。

可选地，所述第一导电类型为N型或P型，所述第二导电类型为P型或N型。

可选地，所述超结器件应用于超结二极管器件中，或IGBT中，或VDMOS中。