[发明专利]虚拟探针接口电路、方法、FPGA和系统芯片

权利要求书

1.一种虚拟探针接口电路，其特征在于，包括状态机、移位寄存器电路、握手同步电路、内部信号监控电路，其中：

所述状态机，用于解析联合测试工作组JTAG输入信号，并输出解析状态至所述移位寄存器电路；

所述移位寄存器电路，用于根据来自状态机的解析状态，移位配置内部信号监控电路中的控制寄存器，和/或，移位输出内部信号监控电路中的状态寄存器的值；

所述握手同步电路，用于将所述控制寄存器和所述状态寄存器进行跨时域同步；

所述内部信号监控电路，用于对测试模块内部信号进行监控。

2.根据权利要求1所述的虚拟探针接口电路，其特征在于，所述内部信号监控电路包括：内部信号控制电路和内部信号监测电路；

内部信号控制电路包括所述控制寄存器，用于通过所述控制寄存器对测试模块内部信号进行输入驱动控制；

内部信号监测电路包括所述状态寄存器，用于对测试模块内部信号进行输出监测。

3.根据权利要求2所述的虚拟探针接口电路，其特征在于，所述握手同步电路，具体用于将所述控制寄存器从外部时钟域同步到内部时钟域，以及，将所述状态寄存器从内部时钟域同步到外部时钟域。

4.根据权利要求1至3任一项所述的虚拟探针接口电路，其特征在于，所述控制寄存器包括至少一个控制测试信号组，全部或部分所述至少一个控制测试信号组包括信号控制位；所述信号控制位用于控制测试模块内部信号的输入值。

5.根据权利要求1至3任一项所述的虚拟探针接口电路，其特征在于，所述状态寄存器包括至少一个监测测试信号组，全部或部分所述至少一个监测测试信号组包括状态变化指示位和监测值指示位；所述状态变化指示位，用于指示测试模块内部信号的状态变化信息；所述监测值指示位，用于指示测试模块内部信号的实时输出值。

6.根据权利要求1至3任一项所述的虚拟探针接口电路，其特征在于，所述虚拟探针接口电路还包括：可扩展功能单元，所述内部信号监控电路为至少两个，所述至少两个内部信号监控电路工作在不同时钟域中。

7.一种FPGA信号监控方法，其特征在于，应用于包括状态机、移位寄存器电路、握手同步电路和内部信号监控电路的虚拟探针接口电路，所述方法包括：

所述状态机接收第一JTAG输入指令，根据所述第一JTAG输入指令将内部信号监控电路中的控制寄存器设置为开；

所述状态机和所述移位寄存器电路共同配置控制寄存器，以对测试模块内部信号输入进行驱动控制；

当控制寄存器配置完成后，所述握手同步电路握手同步控制寄存器，以将控制寄存器从外部时钟域同步到内部时钟域；

当时钟域同步完成后，所述内部信号监控电路根据控制寄存器，生成信号的输入控制信号，以驱动测试模块的内部信号。

8.根据权利要求7所述的方法，其特征在于，所述方法还包括：

所述状态机接收第二JTAG输入指令，根据所述第二JTAG输入指令将内部信号监控电路中的状态寄存器设置为开；

所述内部信号监测电路中的状态寄存器对测试模块内部信号进行输出监测，产生状态寄存器的值；

所述握手同步电路握手同步状态寄存器，以将状态寄存器从内部时钟域同步到外部时钟域；

当时钟域同步完成后，所述状态机和所述移位寄存器电路共同回读状态寄存器中的值。

9.一种FPGA，其特征在于，所述FPGA包括如权利要求1至6任一项所述的虚拟探针接口电路。

10.一种系统芯片，其特征在于，所述系统芯片包括如权利要求9所述的FPGA。