[发明专利]一种理想二极管

权利要求书

1.一种理想二极管，其特征在于，所述二级管包括控制IC芯片和PMOS管P_MOSFET，控制IC芯片和PMOS管P_MOSFET相连，控制IC芯片内部包括电源偏置使能模块、芯片内部低压电源VCC模块、第一比较器CMP1、第二比较器CMP2、电平转换模块、运算放大器AMP，控制IC芯片的电源管脚VIN与PMOS管P_MOSFET的源端连接，控制IC芯片的GATE管脚与PMOS管的栅端连接，控制IC芯片的OUT管脚与PMOS管的漏端连接，运算放大器AMP包括由三极管Q1和三极管Q2组成的第一组电流镜，由三极管Q3和三极管Q4组成的第二组电流镜，由PMOS管P4、PMOS管P6和电阻R2组成的第一输出支路以及由PMOS管P5、PMOS管P7和电阻R3组成的第二输出支路，电阻R2和电阻R3上接输入电压，运算放大器AMP的输出端连接PMOS管P_MOSFET的栅端。

2.根据权利要求1所述的一种理想二极管，其特征在于，所述第一比较器CMP1和第二比较器CMP2的正输入端接VIN端，第一比较器CMP1和第二比较器CMP2的负输入端接OUT端，第一比较器CMP1的输出端连接电平转换模块的输入端，电平转换模块的输出接PMOS管P1的栅端，第二比较器CMP2的输出端连接电平转换模块的输入端，电平转换模块的输出接NMOS管N1的栅端，PMOS管P1的漏端与NMOS管N1的漏端相连，运算放大器AMP的负输入端接VIN端，运算放大器AMP的正输入端接OUT端，运算放大器AMP的输出端、NMOS管N1和PMOS管P1的漏端接GATE管脚。

3.根据权利要求1所述的一种理想二级管，其特征在于，所述运算放大器AMP内部的三极管Q1的基极连接三极管Q2的基极，三极管Q1的集电极接PMOS管P2的源端，PMOS管P2的栅端接Vb1，三极管Q2的集电极接电流源I2，三极管的Q2的基极与集电极相连，三极管Q3的集电极接电流源I2，三极管Q3的基极与三极管Q4的基极相连，三极管Q3的集电极接三极管Q2的集电极，三级管Q3的基极与集电极相连，三极管Q4的集电极接PMOS管P3的源端，PMOS管P3的栅端接Vb1。

4.根据权利要求3所述的一种理想二极管,其特征在于，所述运算放大器AMP还包括PMOS管P6和PMOS管P7，PMOS管P6的栅端接Vb2，PMOS管P6的源端连接PMOS管P4的漏端， PMOS管P4的栅端与漏端相连,PMOS管P6的漏端连接电阻R2，PMOS管P6的栅端和PMOS管P7的栅端接Vb2，PMOS管P7的源端连接PMOS管P5的漏端，PMOS管P7的漏端连接电阻R3。

5.根据权利要求4所述的一种理想二极管，其特征在于，所述PMOS管P2的漏端接PMOS管P6的漏端，PMOS管P3的漏端接PMOS管P7的漏端。

6.根据权利要求3所述的一种理想二极管，其特征在于，所述三极管Q1的发射极连接电阻R1和电流源I1，电阻R1和电流源I1形成运放的迟滞功能。

7.根据权利要求2所述的一种理想二极管，其特征在于，所述第一比较器CMP1和第二比较器CMP2的负输入端接电压源，运算放大器AMP的正输入端接电压源。