[发明专利]半导体集成电路制造方法在审
| 申请号： | 202111472306.3 | 申请日： | 2021-12-06 |
| 公开（公告）号： | CN114267596A | 公开（公告）日： | 2022-04-01 |
| 发明（设计）人： | 王柯;袁明;钱江勇;程刘锁;张继亮 | 申请（专利权）人： | 华虹半导体（无锡）有限公司 |
| 主分类号： | H01L21/48 | 分类号： | H01L21/48 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 刘昌荣 |
| 地址： | 214028 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 集成电路 制造 方法 | ||
1.一种半导体集成电路制造方法，其特征在于，包括以下步骤：
制作形成金属层和设置于所述金属层上方的覆盖层，所述金属层用于形成焊盘；
设置光刻胶，所述光刻胶用于定义刻蚀区，所述刻蚀区与所述焊盘相对应；
刻蚀与所述刻蚀区对应的所述覆盖层的目标部分以避免暴露所述金属层，所述目标部分为所述覆盖层的沿厚度方向上的局部；
去除所述光刻胶；
进行湿法清洗；
刻蚀所述覆盖层以暴露所述金属层。
2.如权利要求1所述的半导体集成电路制造方法，其特征在于，所述覆盖层自下而上依次包括Ti/TiN涂层、氧化层、氮化物层；
所述刻蚀与所述刻蚀区对应的所述覆盖层的目标部分以避免暴露所述金属层包括：
刻蚀去除与所述刻蚀区对应的所述氮化物层以及刻蚀去除与所述刻蚀区对应的所述氧化层的沿厚度方向上的局部以避免暴露所述Ti/TiN涂层。
3.如权利要求2所述的半导体集成电路制造方法，其特征在于，所述刻蚀去除与所述刻蚀区对应的所述氧化层的沿厚度方向上的局部包括：
刻蚀去除与所述刻蚀区对应的所述氧化层的沿厚度方向上的大部分。
4.如权利要求2所述的半导体集成电路制造方法，其特征在于，所述刻蚀所述覆盖层以暴露所述金属层包括：
不设置光刻胶，利用所述氮化物层与所述氧化层的刻蚀选择比的不同，实施光刻以刻蚀去除与所述刻蚀区对应的所述氧化层的剩余部分和与所述刻蚀区对应的所述Ti/TiN涂层以暴露所述金属层。
5.如权利要求1所述的半导体集成电路制造方法，其特征在于，在所述进行湿法清洗的步骤中，清洗时间超过1小时。
6.如权利要求1所述的半导体集成电路制造方法，其特征在于，在所述刻蚀所述覆盖层以暴露所述金属层的步骤之后，所述半导体集成电路制造方法还包括以下步骤：
进行BSL清洗。
7.如权利要求6所述的半导体集成电路制造方法，其特征在于，在所述进行BSL清洗的步骤之后，所述半导体集成电路制造方法还包括以下步骤：
进行氧气处理。
8.如权利要求1所述的半导体集成电路制造方法，其特征在于，所述金属层为铝金属层。
9.如权利要求6所述的半导体集成电路制造方法，其特征在于，BSL清洗时间为30分钟。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华虹半导体（无锡）有限公司，未经华虹半导体（无锡）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202111472306.3/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
