[发明专利]基于ATE设备芯片测试的加速方法、装置及测试机系统

权利要求书

1.一种基于ATE设备芯片测试的加速方法，其特征在于，应用于ATE设备中，所述ATE设备包括主控板、背板和业务板，所述主控板通过所述背板与多个所述业务板建立通信连接，所述主控板上配置有测试程序，每个所述业务板上配置有FPGA和多个引脚电路芯片；每块业务板上的FPGA设置有PE选择寄存器、PE配置寄存器和PE接口；

所述加速方法包括如下：

所述测试程序通过每块业务板上的PE选择寄存器选择该业务板上待配置的引脚电路芯片；

通过每块业务板上的PE配置寄存器，对该业务板上被PE选择寄存器所选择的引脚电路芯片进行配置；

每块业务板上的PE接口负责接收所述测试程序发送的关于配置PE芯片的指令，使所述PE配置寄存器并行完成相应引脚电路芯片的配置；

所述引脚电路芯片采集待测芯片反馈的测试数据；

在预设时间间隔，每块业务板上的FPGA并行读取该业务板上所有引脚电路芯片中的测试数据，并将读取的测试数据存储在所述FPGA中；

所述测试程序通过读取每块业务板上FPGA中存储的数据，获取该业务板上所有引脚电路芯片的测试数据；

所述测试程序分析所述测试数据，完成对待测试芯片的测试。

2.根据权利要求1所述的加速方法，其特征在于，“在预设时间间隔，每块业务板上的FPGA并行读取该业务板上所有引脚电路芯片中的测试数据，并将读取的测试数据存储在所述FPGA中”具体包括：

所述测试程序预先将每个引脚电路芯片的读取信息配置到相应业务板的FPGA中；

每块业务板的FPGA中配置有的PE读取控制模块；

所述PE读取控制模块根据所述读取信息按照一定的时间间隔并行读取引脚电路芯片中的测试数据，并更新到FPGA的内部存储中。

3.根据权利要求2所述的加速方法，其特征在于，所述测试程序一次性读取每块业务板的FPGA中存储的测试数据；

或，所述测试程序分步读取每块业务板的FPGA中存储的测试数据。

4.根据权利要求1所述的加速方法，其特征在于，所述测试程序采用广播的方式对每块业务板上的引脚电路芯片进行配置。

5.根据权利要求1所述的加速方法，其特征在于，每个FPGA上配置有一个PE选择寄存器和一个PE配置寄存器，每个所述PE接口对应一个所述引脚电路芯片；

所述PE接口包括命令缓存区、数据缓存区和通信接口，

所述命令缓存区用于缓存关于配置引脚电路芯片的指令；

所述数据缓存区用于缓存对应引脚电路芯片的测试数据；

所述通信接口用于与对应的引脚电路芯片建立通信连接。

6.一种基于ATE设备芯片测试的加速装置，其特征在于，应用于ATE设备中，所述ATE设备包括主控板、背板和业务板，所述主控板通过所述背板与多个所述业务板建立通信连接，所述主控板上配置有测试程序，每个所述业务板上配置有FPGA和多个引脚电路芯片；每块业务板上的FPGA设置有PE选择寄存器、PE配置寄存器和PE接口；

所述加速装置包括如下，

芯片配置单元：所述测试程序通过每块业务板上的PE选择寄存器选择该业务板上待配置的引脚电路芯片；通过每块业务板上的PE配置寄存器，对该业务板上被PE选择寄存器所选择的引脚电路芯片进行配置；每块业务板上的PE接口负责接收所述测试程序发送的关于配置PE芯片的指令，使所述PE配置寄存器并行完成相应引脚电路芯片的配置；

数据采集单元：用于通过所述引脚电路芯片采集待测芯片反馈的测试数据；

数据存储单元：用于在预设时间间隔内，通过每块业务板上的FPGA并行读取该业务板上所有引脚电路芯片中的测试数据，并将读取的测试数据存储在所述FPGA中；

数据读取单元：用于通过所述测试程序读取每块业务板上FPGA中存储的数据，获取该业务板上所有引脚电路芯片的测试数据；

数据分析单元：用于通过所述测试程序分析所述测试数据，完成对待测试芯片的测试。