[发明专利]一种面向FPGA的多路选择器工艺映射方法

说明书

本申请提供了一种面向FPGA的多路选择器工艺映射方法，涉及FPGA技术领域，该方法解析RTL级描述文件并识别得到待映射选择器单元，对于具有预设基本结构的待映射选择器单元，直接例化模板完成工艺映射，对于不具有预设基本结构的待映射选择器单元，将待映射选择器单元的结构基于预设基本结构进行拆分得到若干个具有信号级联关系的子单元，并将待映射选择器单元的待选信号和选择信号按预定逻辑分配连接至相应的子单元，分别例化子单元所具有的预设基本结构对应的模板、完成对待映射选择器单元的工艺映射，该方法为实现多路选择器的优化映射提供了切实可行的方法，为异质结构FPGA的发展和性能优化提供了技术基础。

技术领域

本发明涉及FPGA领域，尤其是一种面向FPGA的多路选择器工艺映射方法。

背景技术

现场可编程逻辑门阵列(Field-Programmable Gate Array,FPGA)以其配置灵活、开发周期短等特点而被广泛应用于人工神经网络、原型验证、算法加速等领域。FPGA的设计流程由电子设计自动化(Electronic Design Automation,EDA)工具实现，主要包括逻辑综合、装箱、布局、布线、时序分析和码流生成等操作。工艺映射是逻辑综合的最后一步，通过将逻辑网表中的单元与芯片上的各类器件进行绑定来得到工艺网表，是物理实现数字系统的关键。

早期的FPGA是简单的同质结构，仅由LUT(Look-Up Table,查找表)与寄存器等基本逻辑器件构成，其中，LUT是FPGA中不可或缺的逻辑器件，每个K输入LUT通过编程配置可以实现任意K变量的逻辑函数。对于同质结构FPGA，已有许多有效的结构化工艺映射方法，一般通过分割枚举、分割排序、最佳分割选取等步骤用K-可行锥集覆盖逻辑网表，最后将每个K-可行的锥绑定到K输入LUT。

但是同质结构的FPGA的性能与专用集成电路(Application SpecificIntegrated Circuit,ASIC)相差甚远，因此随着FPGA设计水平的不断提高，FPGA逐渐向着异质结构发展，逐渐会在芯片上嵌入存储器(Block RAM)、数字信号处理器(DSP)、多路选择器等高性能的专用功能器件，用来缩小与ASIC在性能上的差距并扩展FPGA的应用领域，但目前针对异质结构FPGA却没有很有效的工艺映射方法。多路选择器是数字系统中最基本的数据通路。面向FPGA的多个应用领域，有研究人员选取其中的典型用户设计进行分析，指出多路选择器平均占逻辑单元总数的1/4以上。因此在用户设计的规模日益增大的情况下，如何高效利用专用功能器件，尤其是如何实现多路选择器的优化映射，是一个意义重大的课题，目前还没有很好的解决方法。

发明内容

针对上述问题及技术需求，提出了一种面向FPGA的多路选择器工艺映射方法，本发明的技术方案如下：

一种面向FPGA的多路选择器工艺映射方法，该方法包括：

解析RTL级描述文件并识别得到待映射选择器单元，每个待映射选择器单元包括N个待选信号以及位选择信号，符号表示向上取整；

对于具有预设基本结构的待映射选择器单元，例化待映射选择器单元所具有的预设基本结构对应的模板、完成对待映射选择器单元的工艺映射，每个预设基本结构对应的模板是预先对具有预设基本结构的选择器单元完成工艺映射后保存得到的工艺网表；

对于不具有预设基本结构的待映射选择器单元，将待映射选择器单元的结构基于预设基本结构进行拆分得到若干个具有信号级联关系的子单元，并将待映射选择器单元的待选信号和选择信号按预定逻辑分配连接至相应的子单元，分别例化子单元所具有的预设基本结构对应的模板、完成对待映射选择器单元的工艺映射。

本发明的有益技术效果是：

本申请公开了一种面向FPGA的多路选择器工艺映射方法，该方法为实现多路选择器的优化映射提供了切实可行的方法，为异质结构FPGA的发展和性能优化提供了技术基础。