[发明专利]阵列基板及其制备方法、显示面板

说明书

本发明提供一种阵列基板及其制备方法、显示面板，阵列基板包括电极层、栅极绝缘层以及有源层，电极层包括层叠设置的第一金属层、第二金属层以及第三金属层，有源层的第一端与第一金属层电性连接，有源层的第二端与第三金属层电性连接，在第一金属层至第三金属层的方向上，第二金属层包括至少两个层叠设置的金属子层，相邻两个金属子层绝缘设置；本发明通过将构成电极层的第一金属层、第二金属层以及第三金属层层叠设置，并且将有源层的沟道设置在电极层的侧壁上，将第二金属层分为多个层叠设置的金属子层，可以通过对金属子层的厚度及数量进行调控，从而可以调控有源层的沟道的宽长比，达到灵活调节薄膜晶体管特性的目的。

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板。

背景技术

近年来，TFT(Thin Film Transistor，薄膜晶体管)在LCD(Liquid CrystalDisplay，液晶显示器)和OLED(Organic Light Emitting Diode，有机发光二极管)显示装置中的应用受到广泛关注。用于TFT的有源层半导体材料经历了由硅基到氧化物的转变，TFT的性能也在不断地提高。

在传统工艺制程中，TFT的有源层的沟道的宽长比(W/L)受到工艺线宽及布线的限制，不能灵活调节，即限制了宽长比(W/L)对TFT特性的调节。故，有必要改善这一缺陷。

发明内容

本发明实施例提供一种阵列基板，用于解决现有技术的阵列基板的TFT的有源层的沟道的宽长比受到工艺线宽及布线的限制，不能灵活调节的技术问题。

本发明实施例提供一种阵列基板，包括衬底层以及位于所述衬底层之上的至少一薄膜晶体管；其中，所述薄膜晶体管包括电极层、栅极绝缘层以及有源层；所述电极层包括层叠设置的第一金属层、第二金属层以及第三金属层，所述第二金属层分别与所述第一金属层和所述第三金属层绝缘设置；所述栅极绝缘层设置于所述电极层的侧壁上；所述有源层设置于所述栅极绝缘层背离所述电极层的表面上，所述有源层的第一端与所述第一金属层电性连接，所述有源层的第二端与所述第三金属层电性连接；其中，在所述第一金属层至所述第三金属层的方向上，所述第二金属层包括至少两个层叠设置的金属子层，相邻两个所述金属子层绝缘设置。

在本发明实施例提供的阵列基板中，所述有源层包括第一掺杂部、第二掺杂部以及沟道部，所述沟道部位于所述第一掺杂部和所述第二掺杂部之间；其中，所述第一掺杂部与所述第一金属层电性连接；所述第二掺杂部与所述第三金属层电性连接。

在本发明实施例提供的阵列基板中，所述第一掺杂部位于所述第一金属层面向所述第二金属层的一侧表面；所述第二掺杂部位于所述第三金属层远离所述第二金属层的一侧表面。

在本发明实施例提供的阵列基板中，所述有源层的材料为金属氧化物或非晶硅。

在本发明实施例提供的阵列基板中，所述薄膜晶体管还包括第一绝缘层、第二绝缘层以及第三绝缘层；所述第一绝缘层位于所述第二金属层与所述第一金属层之间；所述第二绝缘层位于所述第二金属层与所述第三金属层之间；所述第三绝缘层位于相邻的两个所述金属子层之间。

在本发明实施例提供的阵列基板中，在所述第一金属层至所述第三金属层的方向上，所述第一绝缘层和/或所述第二绝缘层的厚度大于所述第三绝缘层的厚度。

在本发明实施例提供的阵列基板中，在所述第一金属层至所述第三金属层的方向上，所述第三绝缘层的厚度与所述第一绝缘层的厚度之比为第一比值，所述第三绝缘层的厚度与所述第二绝缘层的厚度之比为第二比值，所述第一比值和/或所述第二比值大于或等于五分之一且小于或等于二分之一。

在本发明实施例提供的阵列基板中，所述薄膜晶体管包括至少两个所述第三绝缘层，在所述第一金属层至所述第三金属层的方向上，至少两个所述第三绝缘层的厚度相等。